




Инверторы

Рис. 3.1. Условные обозначения инверторов: зарубежные (слева) и отечественные (справа)





2С



OK


Основные области применения инверторов:

1. изменение полярности сигнала и изменение полярности фронта сигнала. То есть из положительного входного сигнала инвертор делает отрицательный выходной сигнал и наоборот;
2. Из положительного фронта входного сигнала инвертор делает — отрицательный фронт выходного сигнала и наоборот
3. Буферирование сигнала (с инверсией), то есть увеличение его нагрузочной способности сигнала.




Инверсия полярности сигнала и инверсия полярности фронта сигнала


Рис. 3.3. Схемы генераторов импульсов на инверторах




a




б



в




г



д

Рис. 3.4. Использование инверторов для задержки сигнала




Суммарное время задержки для четырех инверторов оценивается по формуле:

$$t_3 = 2t_{PHL} + 2t_{PLH}$$

Применение инверторов с выходом ОК состоит в построении на их основе так называемых элементов *"Проводного ИЛИ"*. Для этого выходы нескольких инверторов с выходами ОК объединяются, и через резистор присоединяются к источнику питания.

Выходом схемы является объединенный выход всех элементов. Такая конструкция выполняет логическую функцию ИЛИ-НЕ, то есть на выходе будет сигнал логической единицы только при нулях на всех входах.



Объединение выходов инверторов с ОК для выполнения функции ИЛИ-НЕ

Повторители и буферы

Выполняют следующие функции:


1. увеличение нагрузочной способности сигнала, то есть позволяют подавать один сигнал на много входов. Для этого имеются буферы с повышенным выходным током и выходом 2С.
2. большинство буферов имеют выход ОК или 3С, что позволяет использовать их для получения двунаправленных линий или для мультиплексирования сигналов.

Под двунаправленными линиями понимаются такие линии (провода), сигналы по которым могут распространяться в двух противоположных направлениях. В отличие от однонаправленных линий, которые идут от одного выхода к одному или нескольким входам, к двунаправленной линии могут одновременно подключаться несколько выходов и несколько входов.

Двунаправленные линии могут организовываться только на основе выходов ОК или ЗС.

Двунаправленная линия обязательно является мультиплексированной.

К двунаправленной линии присоединяется несколько выходов, только один из которых в каждый момент времени находится в активном состоянии. Остальные выходы в это время отключаются (переводятся в пассивное состояние).




Двунаправленная линия

Мультиплексированием называется передача разных сигналов по одним и тем же линиям в разные моменты времени. Основная цель мультиплексирования состоит в сокращении общего количества соединительных линий.


Мультиплексированная линия может быть как однонаправленной, так и двунаправленной.

К **мультиплексированной** линии, построенной на основе буферов, может быть подключен всего лишь один вход, но обязательно несколько выходов с ОК или ЗС



Однонаправленная мультиплексированная линия на основе буферов

Выходы нескольких буферов с ОК могут объединяться для получения функции "Монтажное И", то есть на выходе будет сигнал логической единицы только при единицах на всех входах. То есть реализуется многовходовой элемент И.



Буферы бывают *однонаправленные* или *двунаправленные*, с инверсией или без инверсии сигналов, с управлением всеми выходами одновременно или с управлением группами выходов.

Простейшим однонаправленным буфером без инверсии является микросхема ЛП8 (четыре буфера с выходами типа 3С и отдельным управлением). Каждый из четырех буферов имеет свой вход разрешения EZ. Таблица истинности буфера очень проста .

Таблица 3.2. Таблица истинности буфера без инверсии		
Вход	-EZ	Выход
0	0	0
1	0	1
0	1	3С
1	1	3С

Рис. 3.9. Применение буфера с 3С в качестве буфера с ОК




Рис. 3.10. Мультиплексирование двух входных кодов с помощью буферов с 3С




Рис. 3.11. Включение двунаправленного буфера




Таблица 3.3. Таблица истинности двунаправленного буфера

Вход Т	Вход-EZ	Операция
0	0	А
1	0	В
0	1	3С
1	1	3С

Рис. 3.13. Включение резисторов на выходе буферов 3С




Рис. 3.14. Применение буферов для индикации




Таблица 3.4. Таблица истинности двухвходовых элементов И, И-НЕ, ИЛИ, ИЛИ-НЕ					
Вход 1	Вход 2	Выход И	Выход И-НЕ	Выход ИЛИ	Выход ИЛИ-НЕ
0	0	0	1	0	1
0	1	0	1	1	0
1	0	0	1	1	0
1	1	1	0	1	0

Рис. 3.15. Обозначения элементов И, И-НЕ, ИЛИ, ИЛИ-НЕ: зарубежные (слева) и отечественные (справа)




Рис. 3.16. Примеры применения элементов И и ИЛИ




Рис. 3.17. Разрешение/запрещение прохождения сигналов на элементах И, И-НЕ, ИЛИ, ИЛИ-НЕ




Рис. 3.18. Появление лишнего фронта при запрещении входного сигнала




Рис. 3.19. Реализация смешивания двух сигналов




Рис. 3.20. Схемы совпадения двух сигналов





Рис. 3.21. Примеры совместного использования элементов



Использование ЛЭ в качестве инверторов и повторителей




Рис. 3.23. Объединение по И входов микросхем




Рис. 3.24. Короткий импульс на выходе элемента 2И-НЕ




Рис. 3.25. Селектирование кодов со стробированием





Рис. 3.26. Формирователи коротких импульсов по фронту входного сигнала



Усложнённые логические элементы

Элементы Исключающее ИЛИ

Таблица 4.1. Таблица истинности двухвходового элемента Исключающее ИЛИ		
Вход 1	Вход 2	Выход
0	0	0
0	1	1
1	0	1
1	1	0

Рис. 4.1. Обозначения элементов Исключающее ИЛИ: зарубежные (слева) и отечественные (справа)



Рис. 4.2. Элемент Иключающее ИЛИ как управляемый инвертор




Рис. 4.3. Применение элемента Иключающее ИЛИ для смешивания двух неодновременных сигналов





Рис. 4.4. Выделение фронтов входного сигнала с помощью элемента Иключающее ИЛИ



Сложные логические элементы

Рис. 4.5. Логический элемент ЛР1 и его эквивалентная схема




Рис. 4.6. Примеры логических элементов ЛР




Рис. 4.7. Примеры использования элементов ЛР1





Рис. 4.8. Использование элементов ЛР в качестве элементов 2И-НЕ и 2ИЛИ-НЕ



Триггеры Шмитта

Рис. 4.9. Передаточные характеристики обычного инвертора и триггера Шмитта с инверсией




Рис. 4.10. Реакция на искаженный входной сигнал инвертора (слева) и триггера Шмитта с инверсией (справа)




Рис. 4.11. Триггеры Шмитта




Рис. 4.12. Формирователь импульса начальной установки по включению питания




Рис. 4.13. Управляемый генератор на триггере Шмитта




Рис. 4.14. Триггер Шмитта, построенный на обычных логических элементах




Рис. 4.15. Триггер Шмитта, построенный на обычных логических элементах

