

Триггеры

Последовательные комбинационные схемы




Рисунок 2 - Модель асинхронного потенциального автомата

Совокупность входных сигналов $I = (X_n, \dots, X_1)$ – называется состоянием входа,
Совокупность выходных сигналов $O = (Z_p, \dots, Z_1)$ – называется состоянием выхода,
Совокупность выходных сигналов элементов памяти (ЭП) $M = (Q_m, \dots, Q_1)$ –
определяет внутренние состояния.

Асинхронный потенциальный автомат (АПА) полностью описывается двумя функциями:

- функцией переходов автомата – $Q_p^+ = f_p(I, M)$;
- функцией выхода автомата – $Z_w = \varphi_w(O, M)$.

где: $p = 1 \dots m$, $Q_p^+ = Q_p(t + \Delta t)$, $Q_p = Q_p(t)$, φ_w – некоторые переключательные функции.

АПА может иметь:

$2^n = \{0, \dots, 2^n - 1\}$ состояний входа,

$2^l = \{0, \dots, 2^l - 1\}$ состояний выхода и

$2^m = \{0, \dots, 2^m - 1\}$ внутренних состояний.

Множества этих состояний

$$K_0 = \{I_0, I_1, \dots, I_{2^n-1}\},$$

$$J_0 = \{O_0, O_1, \dots, O_{2^l-1}\},$$

$$Y_0 = \{M_0, M_1, \dots, M_{2^m-1}\},$$

в конкретных АПА могут использоваться не полностью.

Чтобы синтезировать (задать) АПА, следует задать входные, выходные и внутренние состояния из пространства состояний K_0, J_0, Y_0 и функции переходов Q_p^+ и выхода автомата Z_w , определённые на этих множествах.

Основным назначением асинхронных потенциальных ЭП является задержка изменения внутренних сигналов Q , по отношению к моментам изменения выходных сигналов КС Q^+ , что обеспечивает упорядоченность воздействий на КС входных и внутренних сигналов.

Основным из свойств АПА является наличие в них состязаний ЭП, обусловленных неидентичностью времени задержки Δt сигналов Q_p^+ : при одновременном изменении сигналов Q_p^+ нескольких ЭП их выходные сигналы Q_p могут измениться в заранее непредсказуемой последовательности.

Для исключения состязаний ЭП требуется использовать только соседнее кодирование внутренних состояний: при каждом изменении состояния входа должен изменяться только один внутренний сигнал автомата Q .

В схемах с обратными связями при определенных ситуациях могут возникать автоколебательные процессы. При синтезе АПА следует соблюдать следующие условия:

- (НУ) при переходах не должны возникать автоколебательные процессы;
- (ДУ) КС должна быть синтезирована свободной от состязаний;
- (ДУ) значение задержки Δt сигналов в ЭП должно быть больше максимально возможного времени протекания переходных процессов в КС;
- (ДУ) частота изменений состояния входа должна быть ограничена некоторым предельным значением f_{max} при которой в автомате ещё успевают заканчиваться переходные процессы в интервале между двумя последовательными изменениями входного кода:
- (НУ) должны отсутствовать критические состязания ЭП, которые могут привести к неправильному функционированию автомата




Рисунок 3 – Обзор типов триггеров




Рисунок 4 - Классификация триггеров используемая в практической схемотехнике

Цифровое устройство называется **последовательным** если его выходные сигналы зависят не только от текущих значений входных сигналов, но и от последовательности значений входных сигналов, поступивших на входы в предшествующие текущему моменту времени. То есть такие функциональные узлы «обладают памятью».

Триггер – пусковая схема (запускать; отпирать; срабатывать)

Триггер – это логическая схема с положительной обратной связью, которая может находиться только в одном из двух возможных устойчивых состояний, принимаемых за состояние «лог. 1» и «лог. 0».

К триггерам относят все устройства имеющие два устойчивых состояния.

Триггер – логическое устройство способное хранить 1 бит информации.





Рисунок 5 - Триггер это простейшая последовательностная схема



Принципиальная схема триггера-защёлки

$$U_{K1} = U_{\text{ИП}} - I_{K1} * R_{K1}; I_{B2} \approx U_{K1} / R_{B2}$$

$$U_{K2} = U_{\text{ИП}} - I_{K2} * R_{K2}; I_{B1} \approx U_{K2} / R_{B1}$$




Рисунок 6 - Структурная схема триггера

Функциональное назначение входов

Условное обозначение	Назначение
<i>Информационные входы</i>	
S	Вход раздельной установки триггера в состояние лог. 1
R	Вход раздельной установки триггера в состояние лог. 0
J	Вход установки JK-триггера в состояние лог. 1
K	Вход установки JK-триггера в состояние лог. 0
T	Счётный вход триггера
D	Вход установки D- и DV-триггера в состояние лог. 1 и лог. 0
<i>Управляющие входы</i>	
V	Подготовительный вход разрешения приёма информации
C	Исполнительный вход приёма информации. Вход синхронизации. Тактирующий вход.

Требования и параметры, характеризующие триггерные устройства

Всю совокупность параметров и требований предъявляемых к триггеру может быть разбита на две группы: **функциональные** и **схемотехнические**.

К функциональным относят те требования и параметры, которым должен удовлетворять триггер при его конкретном применении.

К их числу можно отнести:

- функциональный тип триггера;
- способ записи информации в триггер;
- способ управления записью информации в триггер;
- число тактирующих, информационных, разрешающих и установочных входов;
- быстродействие триггера;
- функциональную надежность триггера.

К схемотехническим относят параметры, которые являются зависимыми от схемного решения триггера при условии выполнения последним всех функциональных требований и параметров. К ним можно отнести:

- число корпусов ИМС или аппаратурные затраты;
- эквивалент нагрузки триггера по тактовому входу n_c ;
- нагрузочную способность триггера по выходу n_Q .
- потребляемую мощность.


Асинхронный потенциальный триггер

Асинхронный потенциальный триггер и ЭП полностью описываются функцией переходов

$$Q^+ = f(I_n, \dots, I_1, Q),$$

где: I_i – информационные сигналы, $Q = Q(t)$ – значение выходного сигнала, $Q^+ = Q(t + \Delta t)$ – значение выходного сигнала в следующий момент времени.

Обычно используются триггеры и ЭП с одним, двумя или тремя информационными входами.




Структурная схема для синтеза ЭП
типа R-S

Асинхронный потенциальный элемент задержки, используемый в качестве ЭП в основной модели автомата, описывается функцией переходов


$$Q^+ = D$$

где: $D = D(t)$ – входной информационный сигнал (D – delay – задержка), $Q^+ = Q(t + \Delta t)$ и Δt время задержки сигнала D в ЭП.

Асинхронный потенциальный триггер




Симметричные триггеры



Два входа – R и S → четыре
возможных комбинации
выхода ($2^2 = 4$)

	ТАКТ n^t		ТАКТ n^{t+1}
	R^t	S^t	Q^{t+1}
	0	0	Q^t
	0	1	1
	1	0	0
	1	1	Н/О



$$1. \quad S^t = R^t = 0 \quad Q^t = 1, \overline{Q^t} = 0 \text{ или } Q^{t+1} = 0, \overline{Q^{t+1}} = 1$$

Нейтральная комбинация – режим хранения

$$2. \quad S^t = 1, R^t = 0 \rightarrow Q^t = 0, Q^{t+1} = 1 \text{ или } Q^t = 1, Q^{t+1} = 1$$

$$S^t = 0, R^t = 1 \rightarrow Q^t = 1, Q^{t+1} = 0 \text{ или } Q^t = 0, Q^{t+1} = 0$$

переключение

подтверждение

$$3. \quad S^t = 1, R^t = 1 \rightarrow Q^{t+1} = \overline{Q^{t+1}} = 0 \quad \text{Неопределённая комбинация}$$

Переход от **неопределённой комбинации** к **нейтральной** у RS-триггеров иногда называется **запрещённой**.

Временные диаграммы асинхронных RS-триггеров





Рисунок 7 – Временная диаграмма RS-триггера
 ЗП – задержка переключения
 ЗР – задержка распространения

$$t_{ЗП}^{0,1} = t_{ЗР}^{1,0} + t_{ЗР}^{0,1} = 2 t_{ЗР\text{ ср}}$$

Задержка переключения сигнала Q относительно сигнала S
 Информационный сигнал переключает 2 ЛЭ

$$t_{ЗП}^{1,0} = t_{ЗР}^{1,0} \approx t_{ЗР\text{ ср}}$$

Задержка переключения сигнала Q относительно сигнала R
 Информационный сигнал переключает 1 ЛЭ

$$t_{ЗП} = 2 t_{ЗР\text{ ср}}$$

Время задержки оценивается по наибольшему полученному значению

На практике для надежности переключения триггера длительность входного импульса увеличивают на одну задержку, то есть $t_i = 3t_p$.

Максимальная и рабочая частоты переключения триггера соответственно равны:

$$f_{\text{max}} = 1/(2t_p) \text{ и } f_p = 1/(3t_p).$$

Асинхронный RS-триггер и его разновидности

Таблица 1

R^t	S^t	Q^t	Q^{t+1}
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	K_6
1	1	1	K_7

В таблице переходов RS-триггера (таблица 1) приняты обозначения:

R^t, S^t, Q^t – значения логических переменных в момент времени t на входах R, S и выходе Q ,

Q^{t+1} – состояние триггера после переключения;

K_6, K_7 – неопределенные коэффициенты на тех наборах, где входные сигналы R^t и S^t одновременно принимают значение единицы (запрещенная комбинация сигналов).




Рисунок 8 - Карта Карно для RS-триггера

$$K_6 = K_7 = 1, Q^{t+1} = S^t + \overline{R^t} \cdot Q,$$

$$K_6 = K_7 = 0, Q^{t+1} = \overline{R^t} \cdot (S^t + Q^t).$$

Асинхронный RS-триггер на элементах ИЛИ-НЕ

$$Q^{t+1} = \overline{\overline{R^t \cdot (S^t + Q^t)}} = R^t + (S^t + Q^t).$$





Рисунок 9 – Принципиальная схема и УГО асинхронного RS-триггера на элементах ИЛИ-НЕ



Из анализа диаграмм работы RS-триггера следует, что **элементы ИЛИ-НЕ** в схеме переключаются **последовательно**.

Имеется интервал времени, когда на обоих выходах устанавливаются одинаковые сигналы $Q = 0$ и $\bar{Q} = 0$ — явление "риск".

Длительность переключения триггера определяется суммой задержек: $t_{\text{ПТ}} = 2t_p$. Длительность входного сигнала определяется из условия $t_j > t_{\text{ПТ}}$.

Асинхронный RS-триггер на элементах И-НЕ

$$Q^{t+1} = \overline{\overline{S^t + \overline{R^t} \cdot Q^t}} = \overline{\overline{S^t} \cdot \overline{\overline{R^t} \cdot Q^t}}$$





Рисунок 10 - Принципиальная схема и УГО

асинхронного RS-триггера на элементах И-НЕ

Из анализа диаграмм работы RS-триггера следует, что **элементы И-НЕ** в схеме переключаются **последовательно**.

Имеется интервал времени, когда на обоих выходах устанавливаются одинаковые сигналы $Q = 1$ и $\overline{Q} = 1$ — явление "риск".

Длительность переключения триггера определяется суммой задержек: $t_{\text{ПТ}} = 2t_p$.

Длительность входного сигнала определяется из условия $t_j > t_{\text{ПТ}}$.

Асинхронные R, S, E-триггеры на элементах И-НЕ




Рисунок 12 – Логическая структура S, R -триггера





Рисунок 13 – Логическая структура E -триггера

Устройства задержки в схеме триггера необходимы для того, чтобы легче было выполнить условие $t_{\text{Увх}} < t_{\text{пер.тр.}}$. Длительность входного импульса обязательно должна быть меньше времени переключения триггера, так как в противном случае триггер может переключиться не один раз под действием одного входного импульса.



Двухступенчатый Т-триггер состоит из двух асинхронных RS-триггеров (D_3 , D_6) и инвертора (D_7). При подаче первого перепада входного импульса из 0 в 1 переключается в противоположное состояние только первая ступень всего триггера (первый RS-триггер на элементах D_1, D_2, D_3).

Вторая ступень не меняет своего состояния, так как логическая единица со входа триггера через инвертор D_7 поступает на элементы D_4 и D_5 и обеспечивает на инверсных входах RS-триггера D_6 две единицы и, следовательно, хранение информации на выходе Т-триггера.

При окончании входного импульса логический ноль на входе сохраняет состояние первой ступени триггера, но меняется на противоположное второй ступени, то есть всего Т-триггера. Такое управление триггером, когда переключение происходит только под действием импульса, то есть под действием двух перепадов напряжения называется динамическим управлением.

Асинхронный JK-триггеры на элементах И-НЕ




Рисунок 14 – Логическая структура JK-триггера


Отличие JK- от RS-триггера состоит в том, что этот триггер не имеет запрещенных комбинаций сигналов на входах, а при подаче управляющих сигналов одновременно на оба входа триггер переключается в противоположное состояние.

JK-триггер называют универсальным, так как его можно преобразовать в любой другой тип триггера.


RS-триггер получается из JK-триггера, когда входы J и K используются, как входы S и R соответственно, а запрещенная комбинация не подается.

такт t		такт $t + 1$
J	K	Q^{t+1}
0	0	Q^t
0	1	0
1	0	1
1	1	$\overline{Q^t}$

$$Q^{t+1} = J^t \overline{Q}^t + \overline{K}^t Q^t$$



УГО JK-



T-триггер на базе JK

Сводная таблица состояний триггеров S , R , E и JK

такт t		такт $t + 1$			
$S^t(J^t)$	$R^t(K^t)$	тип триггера			
		S	R	E	JK
0	0	Q^t	Q^t	Q^t	Q^t
0	1	0	0	0	0
1	0	1	1	1	1
1	1	1	0	Q^t	$\overline{Q^t}$
		\overline{S}	\overline{R}	\overline{E}	\overline{JK}
0	0	1	0	Q^t	$\overline{Q^t}$
0	1	1	1	1	1
1	0	0	0	0	0
1	1	Q^t	Q^t	Q^t	Q^t

Асинхронные D-триггер на элементах ИЛИ-НЕ

D-триггер имеет один информационный вход D и основной и инверсный выходы. D-триггер, называемый еще триггером задержки (Delay) может быть как асинхронным так и синхронным.

Однако, асинхронный D-триггер смысла не имеет, так как информация на выходе всегда совпадает с информацией на входе, то есть $Q^{t+1} = D^t$.




Рисунок 15 – Тривиальная реализация схемы D-триггера с однофазным (а) и парафазным (б) выходами

Набор	D	Q^t	Q^{t+1}		R^*	S^*
0	0	0	(0)	↑	x	0
1	0	1	0		1	0
2	1	0	1	↓	0	1
3	1	1	(1)		0	x




Рисунок 16 – Карты Карно D-триггера: а) для Q^{t+1} , б) для R^* , в) для S^*

$$Q^{t+1} = D;$$

$$R^* = \overline{D};$$

$$S^* = D.$$






Рисунок 17 – а) Схема D-триггера в базисе ИЛИ-НЕ, б) временная диаграмма работы D-триггера, в) УГО D-триггера

Благодаря включению элемента D1 на входы RS-триггера поступают разнополярные сигналы (рисунок 17,а), поэтому запрещённое состояние входных сигналов исключено, но время задержки распространения сигнала элемента D1 должно быть меньше, чем у элементов D2 и D3

$$(t_{зд.р1} < t_{зд.р2} = t_{зд.р3}).$$

В приведённой схеме D-триггера (рисунок 17,а) вследствие задержки распространения сигнал на выходе Q появляется с определённой задержкой, как показано на рисунке 17,б. Таким образом, в асинхронном D-триггере задержка определяется параметрами элементов схемы.