


TMS320F28035

Состав периферийных
устройств

Порты ввода/вывода
Менеджер прерываний

Состав периферийных устройств TMS320F28035

2



Подсистема встроенной памяти

Быстрое выполнение программы из ОЗУ или Флэш-памяти

- 60 MIPS по технологии акселерированной Флэш-памяти

Порты управления реального времени

12-разрядный АЦП

- 12.5 MSPS (млн.выб./с)
- Одновременная выборка двух сигналов

Коммуникационные порты

Несколько стандартных интерфейсов

- SPI, UART, CAN, I2C

Применения

Управление двигателями, силовыми преобразователями, источниками питания, автоматизация технологических процессов


Состав периферийных устройств TMS320F28035

3

Микроконтроллер TI F28035 может иметь до 80 выводов в зависимости от выбранной модификации. Назначение выводов:

- питание
- тактирование
- подключение эмулятора
- ввод аналоговых сигналов
- входы/выходы общего назначения

Входы/выходы общего назначения в свою очередь могут управляться либо пользовательской программой, встроенным периферийным устройством.



Менеджер событий TMS320F28035

Состав модулей, выходы, входы

4

- 6 модулей **ePWM** (Enhanced Pulse-Width Modulator) для генерации ШИМ-сигнала
- 1 модуль **eCAP** (Enhanced Capture) для обработки датчиков Холла
- 1 модуль **eQEP** (Enhanced Quadrature Encoder Pulse) для обработки квадратурных энкодеров
- 1 модуль **ADC** (Analog-to-Digital Converter) для обработки аналоговых сигналов
- Модули связи: 2 x **SPI** (Serial Peripheral Interface), **I2C** (Inter-Integrated Circuit), **SCI** (Serial Communications Interface), **LIN** (Local Interconnect Network), **eCAN** (Controller Area Network)
- 1 сопроцессор **CLA** (Control Law Accelerator) для параллельных вычислений
- 3 процессорных **таймера** общего назначения (32-разряда)
- 45 **GPIO** (General Purpose Input-Output) – выходы общего назначения

TMS320F28035

Порты ввода/вывода

Регистр GPAMUX1

GPAMUX1 Register Bits	Default at Reset	Peripheral Selection	Peripheral Selection 2	Peripheral Selection 3
	Primary I/O Function (GPAMUX1 bits = 00)	(GPAMUX1 bits = 01)	(GPAMUX1 bits = 10)	(GPAMUX1 bits = 11)
1-0	GPIO0	EPWM1A (O)	Reserved	Reserved
3-2	GPIO1	EPWM1B (O)	Reserved	COMP1OUT (O)
5-4	GPIO2	EPWM2A (O)	Reserved ⁽¹⁾	Reserved ⁽¹⁾
7-6	GPIO3	EPWM2B (O)	SPISOMIA (I/O)	COMP2OUT (O)
9-8	GPIO4	EPWM3A (O)	Reserved ⁽¹⁾	Reserved ⁽¹⁾
11-10	GPIO5	EPWM3B (O)	SPISIMOA (I/O)	ECAP1 (I/O)
13-12	GPIO6	EPWM4A (O)	EPWMSYNCI (I)	EPWMSYNCO (O)
15-14	GPIO7	EPWM4B (O)	SCIRXDA (I)	Reserved
17-16	GPIO8	EPWM5A (O)	Reserved	ADCSOCAO (O)
19-18	GPIO9	EPWM5B (O)	LINTXA (O)	Reserved
21-20	GPIO10	EPWM6A (O)	Reserved	ADCSOCBO (O)
23-22	GPIO11	EPWM6B (O)	LINRXA (I)	Reserved
25-24	GPIO12	TZ1 (I)	SCITXDA (O)	SPISIMOB (I/O)
27-26	GPIO13 ⁽²⁾	TZ2 (I)	Reserved	SPISOMIB (I/O)
29-28	GPIO14 ⁽²⁾	TZ3 (I)	LINTXA (O)	SPICLKB (I/O)
31-30	GPIO15 ⁽²⁾	TZ1 (I)	LINRXA (I)	SPISTEB (I/O)

Регистр GPAMUX2

GPAMUX2 Register Bits	(GPAMUX2 bits = 00)	(GPAMUX2 bits = 01)	(GPAMUX2 bits = 10)	(GPAMUX2 bits = 11)
1-0	GPIO16	SPISIMOA (I/O)	Reserved	$\overline{TZ2}$ (I)
3-2	GPIO17	SPISOMIA (I/O)	Reserved	$\overline{TZ3}$ (I)
5-4	GPIO18	SPICLKA (I/O)	LINTXA (O)	XCLKOUT (O)
7-6	GPIO19/XCLKIN	$\overline{SPISTEA}$ (I/O)	LINRXA (I)	ECAP1 (I/O)
9-8	GPIO20	EQEP1A (I)	Reserved	COMP1OUT (O)
11-10	GPIO21	EQEP1B (I)	Reserved	COMP2OUT (O)
13-12	GPIO22	EQEP1S (I/O)	Reserved	LINTXA (O)
15-14	GPIO23	EQEP1I (I/O)	Reserved	LINRXA (I)
17-16	GPIO24	ECAP1 (I/O)	Reserved	SPISIMOB (I/O)
19-18	GPIO25 ⁽²⁾	Reserved	Reserved	SPISOMIB (I/O)
21-20	GPIO26 ⁽²⁾	Reserved	Reserved	SPICLKB (I/O)
23-22	GPIO27 ⁽²⁾	Reserved	Reserved	$\overline{SPISTEB}$ (I/O)
25-24	GPIO28	SCIRXDA (I)	SDAA (I/OC)	$\overline{TZ2}$ (I)
27-26	GPIO29	SCITXDA (O)	SCLA (I/OC)	$\overline{TZ3}$ (I)
29-28	GPIO30	CANRXA (I)	Reserved	Reserved
31-30	GPIO31	CANTXA (O)	Reserved	Reserved

Регистр GPBMUX1

GPBMUX1 Register Bits	Default at Reset	Peripheral Selection 1	Peripheral Selection 2	Peripheral Selection 3
	Primary I/O Function (GPBMUX1 bits = 00)	(GPBMUX1 bits = 01)	(GPBMUX1 bits = 10)	(GPBMUX1 bits = 11)
1-0	GPIO32	SDAA (I/OC)	EPWMSYNCI (I)	$\overline{\text{ADCSOCAO}}$ (O)
3-2	GPIO33	SCLA (I/OC)	EPWMSYNCO (O)	$\overline{\text{ADCSOCBO}}$ (O)
5-4	GPIO34	COMP2OUT (O)	Reserved	COMP3OUT (O)
7-6	GPIO35 (TDI)	Reserved	Reserved	Reserved
9-8	GPIO36 (TMS)	Reserved	Reserved	Reserved
11-10	GPIO37 (TDO)	Reserved	Reserved	Reserved
13-12	GPIO38/XCLKIN (TCK)	Reserved	Reserved	Reserved
15-14	GPIO39	Reserved	Reserved	Reserved
17-16	GPIO40	EPWM7A (O)	Reserved	Reserved
19-18	GPIO41	EPWM7B (O)	Reserved	Reserved
21-20	GPIO42	Reserved	Reserved	COMP1OUT (O)
23-22	GPIO43	Reserved	Reserved	COMP2OUT (O)
25-24	GPIO44	Reserved	Reserved	Reserved
27-26	Reserved	Reserved	Reserved	Reserved
29-28	Reserved	Reserved	Reserved	Reserved
31-30	Reserved	Reserved	Reserved	Reserved

Регистры для настройки GPIO

Name	Address	Size (x16)	Register Description
GPADAT	0x6FC0	2	GPIO A Data Register (GPIO0-GPIO31)
GPASET	0x6FC2	2	GPIO A Set Register (GPIO0-GPIO31)
GPACLEAR	0x6FC4	2	GPIO A Clear Register (GPIO0-GPIO31)
GPATOGGLE	0x6FC6	2	GPIO A Toggle Register (GPIO0-GPIO31)
GPBDAT	0x6FC8	2	GPIO B Data Register (GPIO32-GPIO38)
GPBSET	0x6FCA	2	GPIO B Set Register (GPIO32-GPIO38)
GPBCLEAR	0x6FCC	2	GPIO B Clear Register (GPIO32-GPIO38)
GPBTOGGLE	0x6FCE	2	GPIO B Toggle Register (GPIO32-GPIO38)
AIODAT	0x6FD8	2	Analog I/O Data Register (AIO0 - AIO15)
AIOSET	0x6FDA	2	Analog I/O Data Set Register (AIO0 - AIO15)
AIOCLEAR	0x6FDC	2	Analog I/O Clear Register (AIO0 - AIO15)
AIOTOGGLE	0x6FDE	2	Analog I/O Toggle Register (AIO0 - AIO15)

Основные настройки GPIO

10

Настройка выполняется через отдельные регистры группы «*GpioCtrlRegs*».

Регистр **GPxMUX** выбирает функцию вывода путём записи значения в соответствующее битовое поле:

- 0 – GPIO является вводом/выводом общего назначения и управляется программой
- 1/2/3 – GPIO является вводом/выводом периферийного устройства и управляется этим устройством

Регистр **GPxDIR** выбирает направление вывода, если он сконфигурирован как GPIO ($GPxMUX = 0$) путём записи значения в соответствующий бит:

- 0 – GPIO является вводом (можно только прочитать состояние GPIO)
- 1 – GPIO является выводом (можно изменить состояние GPIO)

Пример настройки GPIO

11

```
// Сконфигурировать GPIO0...6 как выходы модуля ШИМ
GpioCtrlRegs.GPAMUX1.bit.GPIO0 = 1;
GpioCtrlRegs.GPAMUX1.bit.GPIO1 = 1;
GpioCtrlRegs.GPAMUX1.bit.GPIO2 = 1;
GpioCtrlRegs.GPAMUX1.bit.GPIO3 = 1;
GpioCtrlRegs.GPAMUX1.bit.GPIO4 = 1;
GpioCtrlRegs.GPAMUX1.bit.GPIO5 = 1;

// Сконфигурировать GPIO34 как вывод
GpioCtrlRegs.GPBMUX1.bit.GPIO34 = 0;
GpioCtrlRegs.GPBDIR.bit.GPIO34 = 1;
```

Управление осуществляется через отдельные регистры группы «*GpioDataRegs*».

Регистр **GPxSET** устанавливает на выводе *высокий* уровень сигнала, при записи значения «1» в соответствующий бит.

Регистр **GPxCLEAR** устанавливает на выводе *низкий* уровень сигнала, при записи значения «1» в соответствующий бит.

Регистр **GPxTOGGLE** *изменяет* уровень вывода при записи значения «1» в соответствующий бит: если вывод имел *высокий* уровень, то запись «1» в этот регистр переведёт его в *низкий* уровень. И наоборот – если вывод имел *низкий* уровень, то запись «1» в этот регистр переведёт его в *высокий* уровень.

Запись числа «0» в регистры **GPxSET** и **GPxCLEAR** не имеет никакого эффекта. При чтении эти регистры всегда имеют значение «0».

Регистр **GPxDAT** позволяет прочитать или изменить состояние GPIO:

- Чтение: 0 означает, что GPIO имеет *низкий* сигнал ($U_{GPIO} = 0V$)
- Чтение: 1 означает, что GPIO имеет *высокий* сигнал ($U_{GPIO} = 3,3V$)
- Запись 0 или 1 присваивает соответствующий сигнал выводу, но только если он сконфигурирован как ввод/вывод общего назначения и является выводом через регистр ($GPxMUX = 0$ и $GPxDIR = 1$)

Пример управления выводом


13

```
// Функция включения реле
// Задаёт на GPIO34 высокий уровень сигнала
void relayOn (void) {
    GpioDataRegs.GPASET.bit.GPIO34 = 1;
}
```

```
// Функция выключения реле
// Задаёт на GPIO34 низкий уровень сигнала
void relayOff (void) {
    GpioDataRegs.GPCLEAR.bit.GPIO34 = 1;
}
```

Фильтрация сигнала GPIO

14




- Все порты ввода/вывода могут быть предварительно зафильтрованы, чтобы исключить «дребезжание» сигнала
- Каждая «ножка» микроконтроллера может работать как ввод/вывод общего назначения или управляться периферийным модулем
- Сигнал вывода может быть синхронизирован с тактовой частотой процессора
- Выводы имеют настраиваемую внутреннюю привязку

Фильтрация сигнала GPIO

15

Чтобы избежать приёма ложного сигнала (дребезг или помеха) можно настроить фильтрацию сигнала на GPIO. Например, считать сигнал истинным, только если он не меняет своего уровня в течение шести тактов.




Синхронизация сигнала GPIO

16

Для вводов GPIO можно настроить синхронизацию с тактовой частотой процессора: сигнал на входе может появиться в любой момент, однако можно настроить порты ввода так, чтобы приём сигналов осуществлялся синхронно с тактированием микроконтроллера, то есть сигнал на ножке проходит до процессора только на фронтах тактирующих сигналов.

Асинхронный приём сигнала возможен только если GPIO настроен настроены под определённую периферию



TMS320F28035

Менеджер прерываний (краткий обзор)

Таблица периферийных прерываний

18

	INTx.8	INTx.7	INTx.6	INTx.5	INTx.4	INTx.3	INTx.2	INTx.1
INT1.y	WAKEINT (LPM/WD) 0xD4E	TINT0 (TIMER 0) 0xD4C	ADCINT9 (ADC) 0xD4A	XINT2 Ext. int. 2 0xD48	XINT1 Ext. int. 1 0xD46	Reserved - 0xD44	ADCINT2 (ADC) 0xD42	ADCINT1 (ADC) 0xD40
INT2.y	Reserved - 0xD5E	EPWM7_TZINT (ePWM7) 0xD5C	EPWM6_TZINT (ePWM6) 0xD5A	EPWM5_TZINT (ePWM5) 0xD58	EPWM4_TZINT (ePWM4) 0xD56	EPWM3_TZINT (ePWM3) 0xD54	EPWM2_TZINT (ePWM2) 0xD52	EPWM1_TZINT (ePWM1) 0xD50
INT3.y	Reserved - 0xD6E	EPWM7_INT (EPWM7) 0xD6C	EPWM6_INT (ePWM6) 0xD6A	EPWM5_INT (ePWM5) 0xD68	EPWM4_INT (ePWM4) 0xD66	EPWM3_INT (ePWM3) 0xD64	EPWM2_INT (ePWM2) 0xD62	EPWM1_INT (ePWM1) 0xD60



INT9.y	Reserved - 0xDCE	Reserved - 0xDCC	ECANA_INT0 (CAN-A) 0xDCA	ECANA_INT1 (CAN-A) 0xDC8	LINA_INT1 (LIN-A) 0xDC6	LINA_INT0 (LIN-A) 0xDC4	SCITXINTA (SCI-A) 0xDC2	SCIRXINTA (SCI-A) 0xDC0
INT10.y	ADCINT8 (ADC) 0xDDE	ADCINT7 (ADC) 0xDDC	ADCINT6 (ADC) 0xDDA	ADCINT5 (ADC) 0xDD8	ADCINT4 (ADC) 0xDD6	ADCINT3 (ADC) 0xDD4	ADCINT2 (ADC) 0xDD2	ADCINT1 (ADC) 0xDD0
INT11.y	CLA1_INT8 (CLA) 0xDEE	CLA1_INT7 (CLA) 0xDEC	CLA1_INT6 (CLA) 0xDEA	CLA1_INT5 (CLA) 0xDE8	CLA1_INT4 (CLA) 0xDE6	CLA1_INT3 (CLA) 0xDE4	CLA1_INT2 (CLA) 0xDE2	CLA1_INT1 (CLA) 0xDE0
INT12.y	LUF (CLA) 0xDFE	LVF (CLA) 0xDFC	Reserved - 0xDFA	Reserved - 0xDF8	Reserved - 0xDF6	Reserved - 0xDF4	Reserved - 0xDF2	XINT3 Ext. Int. 3 0xDF0

Мультиплицирование прерываний

19

При возникновении прерывания y в группе x , в регистре $PIExIFR$ возводится соответствующий флаг. Если в регистре $PIExIER$ установлен бит, разрешающий прерывание y в группе x , то в регистре процессора IFR взводится флаг соответствующей группы y . Если в регистре процессора IER установлен бит, разрешающий прерывание y , и регистр $INTM$ глобально разрешает прерывания, то сигнал поступает на процессор и вызывается процедура обработки прерывания.

