

Министерство образования и науки Российской Федерации
Федеральное государственное бюджетное образовательное учреждение
высшего образования
«Ижевский государственный технический университет
имени М.Т. Калашникова»
Кафедра «Вычислительная техника»

Тема: Аппаратно-программный комплекс
для разработки систем на кристалле

Магистрант: студент гр. М02-781-1 Рассомахин Е. А.

Научный руководитель: к.т.н., доцент Петухов К. Ю.

Цель работы

Цель работы: Повышение производительности вычислительных устройств.

Актуальность темы

Современные электронные устройства должны иметь:

- уникальный набор функций;
- развитый пользовательский интерфейс;
- высокую производительность базовой платформы, позволяющую модернизировать устройство; встраиваемую операционную систему;
- низкое энергопотребление;
- встраиваемые цветные ЖК-дисплеи с высоким разрешением;
- возможность подключения к сети Ethernet;
- возможность хранения больших объёмов данных в энергонезависимой памяти и на внешних носителях;
- полный набор стандартизованных проводных и беспроводных интерфейсов.

Реализовать эти требования в одном электронном устройстве можно с помощью систем на кристалле.

Задачи

- Исследование методов и средств проектирования систем на кристалле
- Исследование и изучение языков проектирования средств вычислительной техники
- Разработка вычислительного устройства посредством языка проектирования

Системы на кристалле

Система на кристалле (СНК), однокристальная система (англ. System-on-a-Chip, SoC) — в микроэлектронике — электронная схема, выполняющая функции целого устройства (например, компьютера) и размещенная на одной интегральной схеме.

Разработка систем на кристалле

В настоящее время существуют два основных варианта разработок систем на кристалле: с помощью графического интерфейса (реализация в виде схемы) и с помощью языков проектирования.

Проектирование сложных систем в виде электрической схемы неудобно, так как схемы сложных устройств, содержащих большое количество элементов, получаются громоздкими и трудно читаемыми.

В связи с этим все чаще при разработке таких систем используют языки описания аппаратуры: VHDL, AHDL, Verilog, System Verilog и др.

Проектирование СНК на основе ПЛИС разделяют на два этапа: проектирование аппаратного обеспечения и проектирование программного обеспечения.

Языки описания аппаратуры

VHDL (VHSIC (Very high speed integrated circuits) Hardware Description Language) - язык описания аппаратуры интегральных схем. Язык VHDL был разработан в 1983 году по заказу Министерства обороны США.

AHDL (Altera Hardware Description Language) - язык описания аппаратуры Altera, был разработан Altera Corporation, предназначенный для описания комбинационных логических устройств, цифровых автоматов и таблиц истинности с учетом особенностей ПЛИС, выпускаемых Altera Corporation.

Verilog HDL (Verilog Hardware Description Language) – язык описания аппаратуры, используемый для описания и моделирования электронных систем, был разработан в 1984 году фирмой Automated Integrated Design Synstems.

Изучение VHDL


VHDL (*VHSIC (Very high speed integrated circuits) Hardware Description Language*) - язык описания аппаратуры интегральных схем, который позволяет описывать структуру и функции интегральной схемы. С помощью VHDL можно разложить описание структуры объекта на подпроекты и описывать связи между ними. VHDL имеет возможности по определению функций проектов, используя формы языков программирования, описывает поведение схемы, обладает множеством арифметических и логических операций, а также имеет большое количество типов данных.

Систолическая структура

Систолическая структура — это однородная вычислительная среда из процессорных элементов, совмещающая в себе свойства конвейерной и матричной обработки и обладающая следующими особенностями:

- вычислительный процесс в систолических структурах представляет собой непрерывную и регулярную передачу данных от одного ПЭ к другому без запоминания промежуточных результатов вычисления;
- каждый элемент входных данных выбирается из памяти однократно и используется столько раз, сколько необходимо по алгоритму, ввод данных осуществляется в крайние ПЭ матрицы;
- образующие систолическую структуру ПЭ однотипны и каждый из них может быть менее универсальным, чем процессоры обычных многопроцессорных систем;
- потоки данных и управляющих сигналов обладают регулярностью, что позволяет объединять ПЭ локальными связями минимальной длины;
- алгоритмы функционирования позволяют совместить параллелизм с конвейерной обработкой данных.

Систолический процессор для умножения матриц



Текущая задача

Текущей задачей является разработка систолического процессора для умножения матриц.

Спасибо за внимание