


Обзор алгоритмов ЦОС

Рассмотрим случай выборки с частотой f_s одночастотного сигнала синусоидальной формы частоты f_a , осуществленной идеальным импульсным дискретизатором при выполнении условия теоремы Котельникова (критерия Найквиста): $f_s > 2f_a$. В частотном спектре на выходе дискретизатора присутствуют гармоники исходного сигнала, повторяющиеся с частотой f_s – на частотах, равных $|\pm Kf_s \pm f_a|$, где $K = 1, 2, 3, 4, \dots$



Обзор алгоритмов ЦОС

Частотная зона Найквиста определяется как полоса спектра от 0 до $f_s/2$. Частотный спектр разделен на бесконечное число подобных зон, каждая протяженностью по $0,5f_s$.


На практике идеальный дискретизатор заменяется на АЦП, используемый совместно с ЦСП.

Для работы ЦСП необходимо присутствие на входе только компонент сигналов, частоты которых попадают в первую зону Найквиста, то есть, в полосу от 0 до $f_s/2$.

Обзор алгоритмов ЦОС

Если частота дискретизации меньше удвоенной полосы аналогового сигнала, возникает эффект, известный как наложение спектров (aliasing). При этом информация о сигнале будет потеряна.


Рассмотрим случай представления во временной области дискретных выборок сигнала синусоидальной формы.



В этом примере частота дискретизации f_s лишь немного больше частоты аналогового входного сигнала f_a , что не удовлетворяет критерию Найквиста. В действительности сделанная выборка соответствует сигналу, частота которого равна разности частот дискретизации и частоты исходного сигнала $f_s - f_a$.

Обзор алгоритмов ЦОС

Ниже показано соответствующее представление этого примера в частотной области.



Даже при том, что сигнал находится вне первой зоны Найквиста, его составляющая $f_s - f_a$ попадает внутрь зоны.

Следует отметить, что если нежелательный сигнал появляется в области любой из гармоник частоты f_a , он также возникает и на частоте f_a , приводя, таким образом, к появлению побочного частотного компонента в первой зоне Найквиста.

Обзор алгоритмов ЦОС

Подразумевается, что перед дискретизатором (или АЦП) осуществляется аналоговая фильтрация, подавляющая гармоники, частоты которых находятся вне полосы Найквиста и после дискретизации попадают в ее пределы. Рабочая характеристика фильтра будет зависеть от того, как близко частота внеполосного сигнала отстоит от $f_s/2$, а также будет определяться величиной требуемого подавления.

Подлежащий дискретизации сигнал лежит в 1-й частотной зоне Найквиста. Без фильтрации на входе идеального дискретизатора любой частотный компонент (сигнал или шум), который находится за пределами «полосы Найквиста» (т.е. в любой следующей зоне Найквиста), будет создавать НЧ-составляющую в первой зоне Найквиста. По этой причине ФНЧ используется почти со всеми АЦП для подавления нежелательных сигналов.


Обзор алгоритмов ЦОС

В случае, когда наивысшая из интересующих нас частот равна f_a , фильтр пропускает сигналы, лежащие в полосе частот от 0 до f_a , тогда как сигналы с частотой выше f_a ослабляются.

Если ширина полосы частот сигнала известна, минимальная требуемая частота дискретизации может быть определена путем ее умножения на коэффициент 2,1-2,5. Увеличение частоты дискретизации снижает требования к предшествующему АЦП ФНЧ, устраняющему эффект наложения спектра (antialiasing filter).

Пример: реализация FIR-фильтра на ЦСП

В качестве практического примера использования ЦСП сравним аналоговый и цифровой фильтры низкой частоты (ФНЧ), каждый с частотой среза 1кГц. Цифровой фильтр реализован в виде типичной дискретной системы:




Пример: реализация FIR-фильтра на ЦСП

Цифровой фильтр имеет намного более крутой спад АЧХ и линейную ФЧХ, не требует подбора компонентов и не чувствителен к дрейфу частоты, так как она стабилизирована на кристалле. На практике такие характеристики невозможно реализовать с использованием одних только аналоговых методов.


АНАЛОГОВЫЙ ФИЛЬТР

Фильтр Чебышева 6 порядка,
неравномерность 0,5 дБ



ЦИФРОВОЙ ФИЛЬТР

FIR-фильтр на 129 коэффициентов,
неравномерность 0,002 дБ, линейная
фазочастотная характеристика,
частота отсчетов $f_s = 10$ kSPS



Обзор цифровой и аналоговой аппаратуры ЦОС

В настоящее время при решении задач обработки измерительных сигналов важно выбрать оптимальную комбинацию аналоговых и цифровых методов. Невозможно обработать физические аналоговые сигналы, используя только цифровые методы, так как большинство первичных датчиков (микрофоны, термопары, тензорезисторы, пьезоэлектрические кристаллы, головки накопителя на магнитных дисках и т.д.) являются аналоговыми устройствами.


Большинство видов сигналов требуют наличия цепей нормализации для дальнейшей обработки сигналов аналоговым или цифровым методом.

Аналоговые цепи нормализации сигнала выполняют следующие функции:

- усиления сигнала;
- запоминания и хранения сигнала;
- обнаружения сигнала на фоне шума;
- сжатия динамического диапазона;
- фильтрации;
- прочие (в зависимости от конкретной задачи).

Обзор цифровой и аналоговой аппаратуры ЦОС

Типовые методы реализации процесса обработки сигналов:



В первом случае изображен чисто аналоговый подход. В остальных случаях ЦСП (DSP) выполняет функцию вычислителя.

Обзор цифровой и аналоговой аппаратуры ЦОС

В общем случае на месте DSP может находиться любой элемент-вычислитель. Цифровая обработка сигнала в вычислителе может выполняться на основе разнообразной элементной базы. Вычислитель может быть реализован аппаратным способом (устройство с жесткой логикой) и программным методом. Элементная база включает различные непрограммируемые (работающие не под управлением программы) и программируемые устройства. К непрограммируемым элементам относятся:

интегральные схемы *ASIC* (*Application Specific Integrated Circuits* – специализированные или проблемно-ориентированные интегральные схемы),

***CPLD* (*Complex Programmable Logic Devices* – программируемые логические интегральные схемы),**

***FPGA* (*Field Programmable Gate Arrays* – программируемые вентилярные матрицы);**

***FPAА* (*Field Programmable Analog Arrays* – программируемые аналоговые интегральные схемы).**

Обзор цифровой и аналоговой аппаратуры ЦОС


Программируемыми элементами являются микроконтроллеры, универсальные процессоры общего назначения разного типа (*RISC* и *CISC*) и ЦСП.

Следует отметить, что устройства типа *CPLD*, *FPGA*, *FPAА*, строго говоря, так же «программируются» с использованием специальных инструментальных средств разработки для реализации ими определенной функции. В результате получается некоторая специализированная интегральная схема, которая может выполнять функции в объеме от узла цифровой электроники (*CPLD*) или простейшего фильтра (*FPAА*) до нескольких процессорных ядер (*FPGA*) или сложнейших уникальных схем обработки аналоговых сигналов (*FPAА*).


Лидерами в производстве *PLD* и *FPGA* являются компании *Altera* и *Xilinx*, лидером в производстве *FPAА* является компания *Anadigm*.

Обзор цифровой и аналоговой аппаратуры ЦОС

Программируемые коммутуруемые матричные блоки – CPLD (Complex Programmable Logic Device) – это ПЛИС, содержащие несколько матричных логических блоков, объединенных коммутационной матрицей. Каждый матричный блок представляет собой программируемую матрицу «И», фиксированную матрицу «ИЛИ» и макроячейки. Эти ПЛИС имеют достаточно высокую степень интеграции – до 10000 эквивалентных вентилях и до 256 макроячеек. К этому классу относятся ПЛИС семейства MAX5000 и MAX7000 фирмы Altera, XC7000 и XC9500 фирмы Xilinx, большое число ПЛИС производства Atmel и Lucent.




Пример: ИМС EPM3064 Altera



Функциональная схема ПЛИС семейства MAX3000 Altera

Обзор цифровой и аналоговой аппаратуры ЦОС

Другой тип архитектуры ПЛИС – программируемые вентиляные матрицы (ПВМ) – FPGA (Field Programmable Gate Array). Они состоят из множества (порядка миллионов) логических блоков (ЛБ) и коммутирующих путей – программируемых матриц соединений. Логические блоки таких ПЛИС состоят из одного или нескольких относительно простых логических элементов, в основе которых лежит таблица перекодировки (LUT - Look Up Table), программируемый мультиплексор, D-триггер, а также цепи управления. Некоторые семейства таких ПЛИС содержат встроенные реконфигурируемые модули памяти EAB (Embedded Array Block), что делает ПЛИС данной архитектуры весьма удобным средством реализации цифровых алгоритмов ЦОС, основными операциями в которых являются умножение, сложение и задержка. К этому классу относятся ПЛИС XC2000, XC3000, XC4000, Spartan, Virtex фирмы Xilinx, FLEX8000 фирмы Altera.




Пример маркировки микросхемы
XC3S50-4PQ208C.


Обзор цифровой и аналоговой аппаратуры ЦОС

Архитектура ПЛИС семейства Spartan-3 содержит 5 фундаментальных программируемых элементов:

1. Конфигурируемый Логический Блок – КЛБ. На базе КЛБ реализуется комбинаторная и синхронная логика, включая базовые запоминающие элементы.
2. Блок ввода-вывода – БВВ. БВВ осуществляют коммутацию выводов корпуса микросхемы с внутренней конфигурируемой логикой. БВВ поддерживают большинство сигнальных стандартов ввода-вывода, существующих в настоящее время.
3. Блок памяти. Каждый блок может конфигурироваться как двухпортовое ОЗУ ёмкостью 18 кбит.
4. Блок умножителя. Встроенный умножитель 18x18 бит.
5. Цифровой блок управления синхронизацией – DCM (Digital Clock Manager).



Обзор цифровой и аналоговой аппаратуры ЦОС




Обзор цифровой и аналоговой аппаратуры ЦОС

Основными особенностями архитектуры кристаллов семейства Virtex являются гибкость и регулярность. Кристаллы состоят из матрицы КЛБ (Конфигурируемый Логический Блок), которая окружена программируемыми блоками ввода-вывода (БВВ).

Все соединения между основными элементами (КЛБ, БВВ) осуществляются с помощью набора иерархических программируемых трассировочных ресурсов. Множество таких ресурсов позволяет реализовывать на кристалле семейства Virtex сложные проекты.

Кристаллы семейства Virtex производятся на основе статического ОЗУ (Static Random Access Memory – SRAM), поэтому функционирование кристаллов определяется загружаемыми во внутренние ячейки памяти конфигурационными данными.


Кристаллы Virtex обеспечивают более высокую производительность, чем предыдущие поколения FPGA.




Соединение между КЛБ осуществляется с помощью главных трассировочных матриц - ГТМ. ГТМ - это матрица программируемых транзисторных двунаправленных переключателей, расположенных на пересечении горизонтальных и вертикальных линий связи. Каждый КЛБ окружен локальными линиями связи (VersaBlock), которые позволяют осуществить соединения с матрицей ГТМ. Интерфейс ввода-вывода VersaRing создает дополнительные трассировочные ресурсы по периферии кристалла. Эти трассы улучшают общую "трассируемость" устройства и возможности трассировки после закрепления электрических цепей к конкретным контактам.

Обзор цифровой и аналоговой аппаратуры ЦОС

Обработка сигнала внутри *FPAА* осуществляется схемами на переключаемых конденсаторах. В отличие от цифровых систем, где сигнал дискретен по времени и квантован по уровню, в дискретно-аналоговых системах сигнал дискретен только по времени, в силу этого выходной аналоговый сигнал можно восстановить без искажений по его выборкам. Так, при входном сигнале 1 мВ точность преобразования будет не хуже $\pm 0,1\%$.




Пример: ИМС ANI20E04 Anadigm




Сравнение дискретных выборок аналогового сигнала и квантованных выборок цифрового сигнала (8-битный АЦП)

Обзор цифровой и аналоговой аппаратуры ЦОС

Основу ПАИС составляют четыре конфигурируемых аналоговых блока (КАБ), каждый из которых содержит набор элементов — 8 программируемых конденсаторов, 2 операционных усилителя, 1 компаратор и 1 регистр последовательного приближения. Используя этот набор элементов, можно создавать конфигурируемые аналоговые модули (КАМ): усилители, выпрямители, интеграторы, дифференциаторы, сумматоры, перемножители и т. п. Необходимо отметить, что на базе одного КАБ можно создать несколько КАМ.



Структура КАБ



а) Блок-схема обработки сигнала на схемах с переключаемыми конденсаторами; б) спектр входного сигнала; в) спектр выходного сигнала