


ШИННАЯ ОРГАНИЗАЦИЯ АРХИТЕКТУРЫ

МИКРОПРОЦЕССОРНЫХ СИСТЕМ





ISA – Industry Standard Architecture

**Архитектура, соответствующая
промышленному стандарту IBM PC**

**Синхронная, параллельная,
немультиплексированная шина**

Разрядность данных – 16

Разрядность адресной информации – 24

Пропускная способность – 8 МБ/с

PCI – Peripheral Component Interconnect

**Локальная шина соединения
периферийных устройств**

**Синхронная, параллельная,
мультиплексированная шина**

Разрядность адреса/данных – 32

Пропускная способность – 533 – 4256 МБ/с

**CLK (CLC) – тактовый сигнал для
синхронизации внутреннего
функционирования микропроцессора**

RESET – сброс (инициализация) процессора

**ALE – address load enable,
разрешение загрузки адреса**

M / \overline{IO}	$\overline{S1}$	$\overline{S0}$	Тип цикла шины
0	0	0	подтверждение прерывания
0	0	1	чтение из порта ввода/вывода
0	1	0	запись в порт ввода/вывода
1	0	0	если $A1=1^*$ – останов, иначе – выключение
1	0	1	чтение данных из оперативной памяти
1	1	0	запись данных в оперативную память

RD – read – чтение

RDM – чтение из оперативной памяти

**RDIO – чтение из внешнего порта
ввода/вывода**

WR – write – запись

WRM – запись в оперативную память

**WRIO – запись во внешний порта
ввода/вывода**

Запрос прерываний микропроцессора

IRQ3 – IRQ7, IRQ9 – IRQ12, IRQ14, IRQ15

Запрос внешними устройствами прямого доступа к оперативной памяти


DRQ0 – DRQ3, DRQ5 – DRQ7

READY – удлинение циклов при работе с медленно действующими внешними устройствами


OSC, 14 МГц – используется внешними устройствами для синхронизации в качестве сигнала стандартной частоты (для всех моделей IVP PC)

14,3181818 МГц


Цикл ввода (чтения) информации по шине



Цикл вывода (записи) информации по шине



Цикл ввода (чтения) по мультиплексированной шине



Цикл вывода (записи) по мультиплексированной шине

