



Стенд

для моделирования объектов и
обучения представителей Заказчика



Назначение:

- моделирование объекта регулирования (ДПТ, СД, ШБМ-СГ) для исследования свойств и поведения СУ при динамических и нестандартных процессах для большинства изделий предприятия;
- обучение представителей Заказчика при отсутствии готовых изделий или объектов управления.

Структура стенда:



Состав стенда:

- модель объекта в «железе» представляет собой блок с DSP-контроллером или ПЛИС;
- ПК средней производительности для нынешнего времени, с монитором диагональю 32” для изображения двери ШУ с управляющими и сигнализирующими элементами (на основе SCADA-системы);
- пульт с основными элементами управления (пультовый терминал, кнопки, переключатели) и лампами;
- средства управления на базе СМЗ;
- стол, стулья.

Функции блока с быстродействующей системой-«моделью»:

-реализация математической модели:

- а) ДПТ с имитацией нагрузки;
- б) СД с имитацией нагрузки;
- в) СГ с ШБМ, режимами КЗ;
- г) тиристорного преобразователя.

- формирование аналоговых и дискретных сигналов, имитирующих сигналы с объекта регулирования. Эти сигналы являются входными для штатных средств управления КТЕ, ВТЕ, СВТГ и т.п.

Пример системы, реализованный
Комплекс Диана (Русэлпром),
моделирующий преобразователь,
СГ, линию, ШБМ



Последовательность разработки программных средств блока с быстродействующей системой-«моделью»:

**Готовые модели
в среде Matlab/Simulink**
(преобразователь, ДПТ,
СГ/СД, возможность
реализации любой
нагрузки и объектной
ориентации в виде
блоков)

**Автоматическая
конвертация моделей в
код (С или HDL)
в среде Matlab/Simulink**

**Корректировка
проекта в среде
разработки
(CCS, Vivado)**

**Проверка
правильности
работы
модели**

Аппаратная реализация блока с быстродействующей системой-«моделью»:

- 1) На базе DSP-контроллера TMS320F2812 (Texas Instruments).
- 2) На базе ПЛИС Xilinx.

Почему выбраны именно эти микросхемы?

- 1) DSP-контроллер Texas Instruments и ПЛИС Xilinx имеют поддержку среды Matlab/Simulink.
- 2) Отладочный комплект на базе процессора TMS320F2812 уже имеется.
- 3) Выбор микросхемы ПЛИС должен быть выполнен после стадии проектирования и синтеза

Возможная аппаратная реализация

TMS320F2812

ПЛИС Xilinx

Существующий
отладочный комплект

Наличие

JTAG-отладчик

НЕТ

**Возможность реализации
модели СГ-ШБМ с
необходимым временем
дискретизации**

ДА

СУ УПТФ и
другие новые СУ
(проверка с минимальным
привлечением программистов)

Выбор необходимой ПЛИС

ПО Xilinx Vivado совместно с
Matlab/Simulink позволяет оценить
время выполнения программы и
выбрать необходимую ПЛИС
без ее покупки

Начальные этапы разработки блока на базе ПЛИС:

- 1) Изучение правил создания модели в среде Matlab для ПЛИС Xilinx (3 недели).
- 2) Настройка системы Matlab для компиляции модели в код HDL или Verilog (2 недели).
- 3) Синтез, моделирование и компиляция модели тиристорного преобразователя в ПЛИС (4-6 недель)
- 4) Оценка необходимой емкости ПЛИС для данной задачи.
- 5) Синтез, моделирование и компиляция модели СГ-ШБМ в ПЛИС (4-6 недель)
- 6) Оценка необходимой емкости ПЛИС для данной задачи.
- 7) Принятие решения по составу схемы и выбору ПЛИС.

Начальные этапы разработки испытательной СУ на базе TMS320:

- 1) Изучение архитектуры процессора TMS320F2812 (3 недели).
- 2) Настройка системы Matlab для компиляции модели в код С (3 недели).
- 3) Компиляция и прошивка программных кодов в TMS320F2812 простых моделей (2 недели)
- 4) Компиляция и прошивка программных кодов в TMS320F2812 модели АТК (2 недели).
- 5) Выполнение аппаратной обвязки отладочной платы для работы на лабораторном стенде АТК (1 месяц).
- 6) Работа на лабораторном стенде (1 месяц).
- 7) Разработка методики программирования TMS320F2812 с использованием средств MatLab (2 недели).