

Лекция 15

Аналоговый компаратор




Рис. 1 – Функциональная схема аналогового компаратора

Аналоговый компаратор

Аналоговый компаратор может использовать следующие выводы МК:

PB0 (AIN0) – инвертирующий вход

PB1 (AIN1) – неинвертирующий вход

Аналоговый компаратор может формировать запросы на следующее прерывание:

ANALOG COMP – прерывание от аналогового компаратора

Аналоговый компаратор содержит следующий регистр ввода/вывода:

ACSR – регистр статуса и управления аналоговым компаратором

Аналоговый компаратор

| Номер бита | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|---------------------|-----|------|-----|-----|------|------|-------|-------|------|
| | ACD | ACBG | ACO | ACI | ACIE | ACIC | ACIS1 | ACIS0 | ACSR |
| Чтение(R)/Запись(W) | R/W | R/W | R | R/W | R/W | R/W | R/W | R/W | |
| Начальное значение | 0 | 0 | N/A | 0 | 0 | 0 | 0 | 0 | |

- **Бит 7 — ACD:** Отключение аналогового компаратора. Если значение этого бита равно логической единице, то питание аналогового компаратора отключается.
- **Бит 6 — ACBG:** Выбор источника опорного напряжения аналогового компаратора. Когда этот бит установлен в единицу, неинвертирующий вход компаратора отключается от внешнего сигнала и подключается к внутреннему источнику опорного напряжения.
- **Бит 5 — ACO:** Выход аналогового компаратора. Сигнал с выхода аналогового компаратора привязывается к внутреннему тактовому сигналу таким образом, чтобы изменение его значения происходило только в момент прихода тактового импульса. И лишь затем этот сигнал непосредственно поступает на бит ACO и на другие системы микроконтроллера.
- **Бит 4 — ACI:** Флаг прерывания от компаратора. Этот бит аппаратно устанавливается, когда на выходе компаратора возникает условия генерации прерывания, определяемые значением битов ACIS1 и ACIS0.
- **Бит 3 — ACIE:** Разрешение прерывания от аналогового компаратора.
- **Бит 2 — ACIC:** Разрешение режима захвата от компаратора. При записи в этот разряд логической единицы включается режим захвата таймера/счетчика1 от аналогового компаратора. Выход компаратора в этом случае непосредственно подключается к входу схемы захвата. Это позволяет использовать при захвате от компаратора схему шумоподавления и схему выбора активного фронта.
- **Биты 1, 0 — ACIS1, ACIS0:** Выбор условия возникновения прерывания. При помощи этих двух разрядов можно выбрать условия возникновения прерывания от аналогового компаратора.

Рис. 2 – Описание регистра ACSR

Модуль АЦП МК ATmega16




Рис. 3 –
Функциональная
схема модуля АЦП

Модуль АЦП

Модуль АЦП может использовать следующие выводы

МК:

AREF – вход опорного напряжения

AVCC – вход аналогового питания

ADC0...ADC7 (PA0...PA) – входы аналогового сигнала

Модуль АЦП может формировать запросы на следующее прерывание:

ADC – преобразование завершено

Модуль АЦП содержит следующие регистры ввода/вывода:

ADMUX – регистр управления мультиплексером модуля АЦП

ADCSRA – регистр статуса и управления модулем АЦП

ADCH:ADCL – регистр данных модуля АЦП

SFIOR – регистр специальных функций ввода/вывода

Модуль АЦП

| Номер бита | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-----------------------|-------|-------|-------|------|------|------|------|------|-------|
| | REFS1 | REFS0 | ADLAR | MUX4 | MUX3 | MUX2 | MUX1 | MUX0 | ADMUX |
| Чтение (R)/Запись (W) | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| Начальное значение | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

Бит 7..6 — REFS1..0: Выбор источника опорного напряжения.

Бит 5 — ADLAR: Выравнивание результата преобразования

Бит 4..0 — MUX4..0: Выбор входного канала и коэффициента усиления

Рис. 4 – Описание регистра ADMUX

| Номер бита | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-----------------------|------|------|-------|------|------|-------|-------|-------|--------|
| | ADEN | ADSC | ADATE | ADIF | ADIE | ADPS2 | ADPS1 | ADPS0 | ADCSRA |
| Чтение (R)/Запись (W) | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| Начальное значение | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

Бит 7 — ADEN: Разрешение АЦП (1 – включено, 0 – выключено).

Бит 6 — ADSC: Запуск преобразования (1 – начать преобразование).

Бит 5 — ADATE: Выбор режима работы АЦП

Бит 4 — ADIF: Флаг прерывания по завершению преобразования АЦП.

Бит 3 — ADIE: Разрешение прерывания по завершению преобразования АЦП.

Бит 2..0 — ADPS2..0: Выбор частоты преобразования.

Рис. 5 – Описание регистра ADCSRA

Модуль АЦП

| Номер бита | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-----------------------|-------|-------|-------|---|------|-----|------|-------|-------|
| | ADTS2 | ADTS1 | ADTS0 | – | ACME | PUD | PSR2 | PSR10 | SFIOR |
| Чтение (R)/Запись (W) | R/W | R/W | R/W | R | R/W | R/W | R/W | R/W | |
| Начальное значение | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

- **Бит 7..5** — ADTS2..0: Выбор источника сигнала для запуска преобразования.
- **Бит 4** — Зарезервировано
- **Бит 3..0** — Управление функциями других модулей МК

Рис. 6 – Описание регистра SFIOR

Основные параметры модуля АЦП:

- разрядность – 10 бит;
- скорость преобразования – до 15000 выборок/сек
- интегральная нелинейность – 0,5 LSB
- абсолютная точность - ± 2 LSB

Модуль АЦП

Источники опорного напряжения:

- встроенный источник опорного напряжения 2,56 В;
- напряжение питания;
- внешний источник опорного напряжения

| REFS1 | REFS0 | Источник опорного напряжения |
|-------|-------|---|
| 0 | 0 | Внешний источник, внутренний отключен |
| 0 | 1 | Напряжение питания, к выводу AREF должен быть подключен внешний конденсатор |
| 1 | 0 | Зарезервировано |
| 1 | 1 | Внутренний источник 2,56 В, к выводу AREF должен быть подключен внешний конденсатор |

Рис. 7 – Выбор источника опорного резистора при помощи регистра ADMUX


Модуль АЦП

Источники входного сигнала:

- любой из входов ADC0...ADC7 относительно общего (униполярный сигнал);
- дифференциальный сигнал на основе двух сигналов из набора ADC0...ADC7 с возможностью усиления в 1, 10 или 200 раз.

Выбор источника проводится при помощи разрядов MUX4...MUX0 регистра ADMUX

Установка скорости преобразования модуля АЦП



Частота модуля АЦП должна находиться в диапазоне от 50 до 200 кГц

Рис. 8 – Предделитель частоты модуля АЦП

Модуль АЦП

Режимы работы модуля АЦП:

- режим одиночного преобразования;
- режим автоматического запуска




Рис. 9 – Управляющая логика режима автоматического запуска модуля АЦП

| ADTS2 | ADTS1 | ADTS0 | Trigger Source |
|-------|-------|-------|--------------------------------|
| 0 | 0 | 0 | Free Running mode |
| 0 | 0 | 1 | Analog Comparator |
| 0 | 1 | 0 | External Interrupt Request 0 |
| 0 | 1 | 1 | Timer/Counter0 Compare Match |
| 1 | 0 | 0 | Timer/Counter0 Overflow |
| 1 | 0 | 1 | Timer/Counter1 Compare Match B |
| 1 | 1 | 0 | Timer/Counter1 Overflow |
| 1 | 1 | 1 | Timer/Counter1 Capture Event |

Рис. 10 – Выбор события в режиме автоматического

Модуль АЦП




Рис. 11 – Временная диаграмма работы модуля АЦП в режиме одиночного преобразования

Модуль АЦП




Рис. 11 – Временная диаграмма работы модуля АЦП в режиме автоматического запуска

Модуль АЦП

Результат преобразования:

$$ADC = \frac{V_{IN} \cdot 1024}{V_{REF}}$$

- для униполярного сигнала

$$ADC = \frac{(V_{POS} - V_{NEG}) \cdot GAIN \cdot 512}{V_{REF}}$$

- для дифференциального сигнала

Выравнивание результата преобразования:

ADLAR = 0 – по правому краю

ADLAR = 1 – по левому краю

Модуль АЦП

Методы повышения точности преобразования модуля АЦП:

- 1) Аналоговые цепи должны быть как можно короче и удалены от высокоскоростных цифровых цепей;
- 2) Питание модуля АЦП должно осуществляться через LC-фильтр от цифрового питания;
- 3) Должна быть предусмотрена сплошная «заливка» землей на оборной стороне платы под аналоговой частью схемы.




Рис. 12 – Конструктивные методы повышения точности преобразования модуля АЦП