

2

АЛУ. Верификация

Микропроцессорные средства и системы


План лабораторной работы

- Арифметико-логическое устройство (**T**)
- Описание АЛУ на Verilog HDL (**S**)
- Верификация АЛУ (**S**)
- Проверка на отладочном стенде (**S**)


Арифметико-логическое устройство

- АЛУ – блок процессора, выполняющий арифметические и поразрядно логические операции
 - Арифметические операции имеют перенос
 - Логические операции без переноса
- АЛУ – комбинационная схема
- На вход АЛУ поступают **информационные** сигналы (данные, над которыми происходит операция) и **управляющие** сигналы (определяют, какая операция будет произведена над данными), на выходе – **результат** операции и **флаги**


Пример АЛУ




$F_{2:0}$	Function
000	A AND B
001	A OR B
010	A + B
011	not used
100	A AND \bar{B}
101	A OR \bar{B}
110	A - B
111	SLT




$F_{2:0}$	Function
000	A AND B
001	A OR B
010	$A + B$
011	not used
100	$A \text{ AND } \bar{B}$
101	$A \text{ OR } \bar{B}$
110	$A - B$
111	SLT




$F_{2:0}$	Function
000	A AND B
001	A OR B
010	A + B
011	not used
100	A AND \bar{B}
101	A OR \bar{B}
110	A - B
111	SLT




$F_{2:0}$	Function
000	A AND B
001	A OR B
010	A + B
011	not used
100	A AND \bar{B}
101	A OR \bar{B}
110	A - B
111	SLT




$F_{2:0}$	Function
000	A AND B
001	A OR B
010	A + B
011	not used
100	A AND \bar{B}
101	A OR \bar{B}
110	A - B
111	SLT




$F_{2:0}$	Function
000	A AND B
001	A OR B
010	A + B
011	not used
100	A AND \bar{B}
101	A OR \bar{B}
110	A - B
111	SLT



$F_{2:0}$	Function
000	A AND B
001	A OR B
010	A + B
011	not used
100	A AND \bar{B}
101	A OR \bar{B}
110	A - B
111	SLT



$F_{2:0}$	Function
000	A AND B
001	A OR B
010	A + B
011	not used
100	A AND \bar{B}
101	A OR \bar{B}
110	A - B
111	SLT



$F_{2:0}$	Function
000	A AND B
001	A OR B
010	A + B
011	not used
100	A AND \bar{B}
101	A OR \bar{B}
110	A - B
111	SLT

План лабораторной работы

- ~~Арифметико-логическое устройство (Т)~~
- Описание АЛУ на Verilog HDL (**S**)
- Верификация АЛУ (**S**)
- Проверка на отладочном стенде (**S**)

ANY RISC-V


ALUOp = {flag, addsub, aluop}

0 0 000	Result = A + B	Flag = 0
0 1 000	Result = A - B	Flag = 0
0 0 001	Result = A + B	Flag = 0
0 0 010	Result = signed(A < B)	Flag = 0
0 0 011	Result = (A < B)	Flag = 0
0 0 100	Result = A ^ B	Flag = 0
0 0 101	Result = A >> B	Flag = 0
0 1 101	Result = signed(A) >>> B	Flag = 0
0 0 110	Result = A B	Flag = 0
0 0 111	Result = A & B	Flag = 0
1 1 000	Result = 0	Flag = (A == B)
1 1 001	Result = 0	Flag = (A != B)
1 1 100	Result = 0	Flag = signed(A < B)
1 1 101	Result = 0	Flag = signed(A ≥ B)
1 1 110	Result = 0	Flag = (A < B)
1 1 111	Result = 0	Flag = (A > B)


```
`define ADD 5'b00000
```



```
...
...
case (ALUOp)
  `ADD : Result = ...
```


```
module ALU_RISCV (
  input [4:0] ALUOp,
  input [31:0] A,
  input [31:0] B,
  output [31:0] Result,
  output Flag
);
```



func3	func7	Description	Operation
000	0000000	add	$rd = rs1 + rs2$
000	0100000	sub	$rd = rs1 - rs2$
001	0000000	shift left logical	$rd = rs1 \ll rs2_{4:0}$
010	0000000	set less than	$rd = (rs1 < rs2)$
011	0000000	set less than unsigned	$rd = (rs1 < rs2)$
100	0000000	xor	$rd = rs1 \wedge rs2$
101	0000000	shift right logical	$rd = rs1 \gg rs2_{4:0}$
101	0100000	shift right arithmetic	$rd = rs1 \ggg rs2_{4:0}$
110	0000000	or	$rd = rs1 \vee rs2$
111	0000000	and	$rd = rs1 \& rs2$
000	-	branch if =	if ($rs1 == rs2$) PC = BTA
001	-	branch if ≠	if ($rs1 \neq rs2$) PC = BTA
100	-	branch if <	if ($rs1 < rs2$) PC = BTA
101	-	branch if ≥	if ($rs1 \geq rs2$) PC = BTA
110	-	branch if < unsigned	if ($rs1 < rs2$) PC = BTA
111	-	branch if ≥ unsigned	if ($rs1 \geq rs2$) PC = BTA








CASE

```
module mux (  
    input    [3:0] d0, d1, d2, d3,  
    input    [1:0] s,  
    output   reg [3:0] y  
);  
  
always @ (*) begin  
    case (s)  
        2'b00: y = d0;  
        2'b01: y = d1;  
        2'b10: y = d2;  
        2'b11: y = d3;  
    endcase  
end  
  
endmodule
```



Иерархия модулей в Verilog


```
module dut (  
    input  a, b, c,  
    output y  
);
```

```
wire n1;
```

```
and_3 andgate (  
    .a(a),  
    .b(b),  
    .c(c),  
    .y(n1)  
);
```


```
inv inverter (  
    .a(n1),  
    .y(y)  
);
```

```
endmodule
```



- **Имя подключаемого модуля (and_3, inv)**
- **Название примитива.** Например, нам может понадобиться **3** копии модуля **and_3**. Тогда мы сможем подключить 3 экземпляра модуля **and_3**, используя различные наименования для прототипов (**andgate_1**, **andgate_2** ...)
- **Символ точка, перед наименованием порта** отсылает к реальному порту подключаемого модуля (у модуля **inverter**, порты именуются **a**, **y**). В скобках обозначается куда будут подключаться сигналы в *top*-модуле


Тестовое окружение



```
module my_module (  
    input  a, b, c,  
    output y  
);
```

```
assign y = a & ~b & ~c | a & ~b & c | a & ~b & c;
```

```
endmodule
```



```
`timescale 1ns / 1ps
```

```
module testbench ();
```

```
reg a, b, c;
```

```
wire y;
```

```
my_module dut (a, b, c, y);
```

```
initial begin
```

```
    a = 0; b = 0; c = 0; #10;
```

```
    if (y === 1)
```

```
        $display("Good");
```


```
    else
```

```
        $display("Bad");
```

```
    c = 1; #10;
```

```
end
```

```
endmodule
```



initial begin

```
go_op(6, 3);  
go_op(2, 6);  
go_op(5, 3);  
go_op(8, 2);  
$stop;
```

end

task go_op;

```
input [3:0] a_op, b_op;
```

begin

```
a = a_op;
```

```
b = b_op;
```

```
#100;
```

```
if (res == (a + b))
```

```
    $display("good %d + %d = %d", a, b, LEDR[4:0]);
```

```
else
```

```
    $display("bad %d + %d = %d", a, b, LEDR[4:0]);
```

```
#10;
```

end

endtask

Задание

- Разработать 32-битное АЛУ для архитектуры RISC-V на основе ранее разработанного сумматора
- Написать testbench для верификации разработанного АЛУ
- (если останется время) Проверить работу на стенде