Модуль последовательного периферийного интерфейса SPI и I2C. Лекция 15

Последовательный периферийный интерфейс

Интерфейс был разработан компанией Motorola, но в настоящий момент используется всеми производителями. Данный интерфейс отличают простота использования и реализации, высокая скорость обмена, но малая дальность действия.
При любом обмене данными по интерфейсу SPI одно из устройств является ведущим (Master'ом), а другое ведомым (Slave'ом). Обычно (но не всегда) в роли ведущего выступает микроконтроллер.
Ведущий переводит ведомое (периферийное) устройство в активное состояние и формирует тактовый сигнал и данные. В ответ ведомое устройство передает ведущему свои данные. Передача данных в обе стороны (дуплексная) происходит синхронно с тактовым сигналом.

Рисунок 1 – Структурная схема интерфейса SPI

Сигналы, используемые данным интерфейсом, имеют следующее назначение:

MOSI — Master Output / Slave Input. Выход ведущего / вход ведомого. Служит для передачи данных от ведущего устройства к ведомому.
MISO – Master Input / Slave Output. Вход ведущего / выход ведомого. Служит для передачи данных от ведомого устройства к ведущему.
SLK — Serial Clock. Сигнал синхронизации. Служит для передачи тактового сигнала всем ведомым устройствам.
SS — Slave Select. Выбор ведомого. Служит для выбора ведомого устройства.

Производители микросхем часто используют другие названия для этих сигналов.
Альтернативные варианты могут быть такими:
MOSI – DO, SDO, DOUT. MISO – DI, SDI, DIN. SCK – CLK, SCLK. SS – CS, SYNC.

Контроллер SPI, как правило, реализуется специальным периферийным блоком в микроконтроллере. В большинстве чипов он программируется и может работать как в режиме ведущего, так и в режиме ведомого.

К ведущему все ведомые подключаются параллельно, за исключением сигнала выбора ведомого (SSх). Для каждого ведомого необходим отдельный сигнал выбора ведомого (рисунок 3, а). Для сигналов выбора ведомого могут использоваться как специально предназначенные для этого выходы SPI-контроллера, так и порты ввода/вывода общего назначения (GPIO) микроконтроллера.
Частным случаем независимого подключения является вариант с одним единственным ведомым (рисунок 3, б). Крайне не рекомендуется подтягивать сигнал SS к земле, чтобы устройство всегда было в активном состоянии, так как ведомое устройство может использовать сигнал SS для инициализации или для других служебных целей.

Рисунок 3 – Типовая схема соединения устройств по SPI-интерфейсу

а)

б)

Основное неудобство при независимом подключении ведомых (см. рисунок 3) в том, что для каждого из ведомых необходим отдельный сигнал выбора ведомого (SS).
Каскадная схема подключения, в зарубежной литературе называемая «daisy-chain» (можно перевести как «гирлянда»), лишена такого недостатка. Каскадная схема подключения устройств по SPI (рисунок 4).

Сокращенный вариант схемы подключения, когда линия MOSI или MISO не используется, то есть передача данных осуществляется только в одну сторону используются, например, при подключении к микроконтроллеру внешних микросхем ЦАП и АЦП.

SPI mode 0
CPOL = 0, CPHA=0. Тактовый сигнал начинается с уровня логического нуля. Защелкивание данных выполняется по нарастающему фронту. Смена данных происходит по падающему фронту. Моменты защелкивание данных показаны на рисунках стрелочками

Рисунок 6 – Временная диаграмма работы SPI-интерфейса в режиме mode 0.

Рисунок 7 – Временная диаграмма работы SPI-интерфейса в режиме mode 1.

SPI mode 2
CPOL = 1, CPHA=0. Тактовый сигнал начинается с уровня логической единицы. Защелкивание данных выполняется по падающему фронту. Смена данных выполняется по нарастающему фронту тактового сигнала.

Рисунок 8 – Временная диаграмма работы SPI-интерфейса в режиме mode 2.

Рисунок 9 – Временная диаграмма работы SPI-интерфейса в режиме mode 3.

Современные микроконтроллеры поддерживают все четыре режима работы SPI.
Стоит отметить, что:
передача данных по SPI может происходить как старшим битом вперед, так и младшим.
количество байт передаваемых за время удержания сигнала выбора (SS) ничем не ограничено и определяется спецификацией используемого ведомого устройства.
в спецификации на ведомое устройство указываются:
поддерживаемые режимы работы SPI,
максимальная частота тактового сигнала,
содержимое передаваемых или принимаемых данных.

Двухпроводный последовательный интерфейс

Таблица 2 − Основные термины, связанные с шиной I2С

Рисунок 11 − Master-организация шины I2С

Рисунок 12 − Пример взаимодействия устройств на шине I2С

Рисунок 13 − Multi-master организация шины I2С

Спецификация I2C в принципе поддерживает режим multi-master (рисунок 13), когда к одной шине подключено несколько master-устройств. Но этот режим используется в аппаратуре нечасто из-за сложности доступа к шине, так как на шине может совершать операции только одно master-устройство, остальные «мастера» обязаны отключаться. В противном случае возникает ситуация, называемая шинным конфликтом. Из-за которого информация может попросту не дойти до адресата и нарушится работа устройства.
Для того чтобы исключить шинные конфликты, в режиме multi-master должны содержаться процедуры арбитража и синхронизации, устанавливающие порядок работы master-устройств.

Рисунок 14 – Схема подключения устройств в шине I2C

Такты синхронизации генерирует ведущий (master), ведомый (slave) выдает сигнал подтверждения при приеме байта.
Всего на одной двухпроводной шине может быть до 127 устройств.

Совместимость

Шина I2С также позволяет совмещать устройства с разными напряжениями питания как показано на рисунке 15.

Рисунок 15 − Соединение элементов с разными напряжениями питания

В исходном состоянии оба сигнала SDA и SCL находятся в высоком состоянии.
Для распознавания начала и конца передачи в спецификацию шины были введены специальные условия СТАРТ (Start) и СТОП (Stop). В фирменной документации условие Start имеет условное сокращение «S», условие Stop — «Р».

Рисунок 16 − Передача бита по шине 12С

Условие СТОП возникает при положительном перепаде линии SDA при единичном состоянии линии SCL (рисунок 18).
Состояния СТАРТ и СТОП всегда должны генерироваться master-устройствами.
Укрупненно информационный пакет, передаваемый по шине I2С, выглядит так, как показано на рисунок 19.

Рисунок 19 − Информационный пакет данных на шине I2С

Рисунок 20 − Передача байта по шине I2С с приемом сигнала подтверждения

Когда ведущий шины принимает данные, то на каждый принимаемый байт формируется бит подтверждения, если принятый байт не последний.
Для сообщения ведомому о том, что ведущий прекращает принимать данные по приему последнего байта АСК не формируется. Ведомый отпускает SDA, чтобы ведущий смог передать бит STOP. Ведущий может формировать бит STOP на месте бита подтверждения.

Также может возникнуть ситуация связанная с задержкой обработки данных у slave-абонента при получении сигнала подтверждения (ACK), как показано на рисунок 22.

Рисунок 22 − Задержка состояния acknowledge

Задержка освобождения линии SDA не свидетельствует о неправильном обмене информацией, поэтому master-абоненту достаточно дождаться окончания АСК и продолжить передачу.
Если ведомому необходимо задержать передачу данных, то он может удерживать SCL в низком логическом уровне. Передача данных продолжится, когда ведомый отпустит SCL. Это позволяет ведомому подготовить новые данные для передачи.

Рисунок 21 − Передача байта по шине I2С с отсутствием сигнала подтверждения

Форматы передачи данных на шине I2C

Для адресации устройств на шине I2C используется два формата адреса:
7-разрядный формат с битом чтения/записи R/W;
10-разрядный формат (передаются два байта)

Возможны три формата передачи:

Рисунок 24 - MASTER транслирует данные на SLAVE

Рисунок 25 - MASTER читает данные от SLAVE

Обратите внимание: после чтения информационного байта DATA MASTER-абонент обязан подтвердить получение байта сигналом АСК.
Комбинированные форматы используются для работы с последовательной памятью (для сокращения времени доступа к данным).

7-и разрядный формат

Рисунок 26 − Комбинированный формат

Единственное новшество, введенное в комбинированный формат — повторное условие START (repeated Start condition), обозначаемое на рисунке 4 сокращением «Sr». После него можно обратиться к другому устройству не освобождая шину.

Рисунок 27 − Структура кадра общего вызова

Обратите внимание — информационная часть содержит бит В, который в сочетании с битами 7...1 (обозначенными на рис. 6 символом «X») регламентирует назначение информации, передаваемой в данном случае. Регламентируются следующие комбинации:

0000 011 0 (06h) — аппаратный сброс. При получении этой комбинации все абоненты, реагирующие на общий вызов, производят внутренний сброс (рестарт), но аппаратный сброс этих абонентов не должен блокировать шину;
0000 010 0 (04h) — запись программируемой части адреса SLAVE-абонента с помощью аппаратных средств. Все абоненты, ответившие на этот адрес, будут блокированы и не смогут быть сброшены;
0000 000 0 (00h) — этот код запрещается использовать;
ХХХХ ХХХ 1 — используется, когда на шине присутствует много совмещенных MASTER/SLAVE-абонентов. В таких случаях часто необходимо генерировать запрос об адресе устройства, которому должна быть передана информация. К примеру, устройство «А», получив от устройства «Б» данные, обработав их, передает информацию устройству «В» вместе с собственным адресом (обычно адреса «MASTER/SLAVE» в совмещенных абонентах совпадают).

Рисунок 28 − 10-и битный формат протокола I2C

Рисунок 29 − Передача данных от MASTER-абонента к SALVE-устройству

Адресация с помощью 10 разрядов аналогична 7-и разрядной адресации.
Устройство, получив служебный код в первом байте и опознав возможность приема 10-разрядного адреса, подтверждает это и принимает второй байт.
При совпадении принятого адреса с содержащимся внутри устройства собственным адресом выдается подтверждение АСК и ведется прием данных в обычном режиме до появления состояния SТOP.
На рисунке 29 показан формат передачи данных от MASTER-абонента к SLAVE-устройству.

10-и разрядный формат

Вначале MASTER-устройство первым байтом адресует все SLAVE-абоненты соответствующим кодом, и они подтверждают его получение сигналом АСК (А1).
Затем вторым байтом адресуется конкретное устройство с выдачей сигнала АСК (А2).
После выполнения условия «повторный START» (Sr) адресованное SLAVE-устройство сохраняет возможность обращаться к нему, поэтому достаточно повторить первый байт адреса, но уже с другим значением бита R/W и получить АСК (АЗ).

Рисунок 32 − Комбинированный формат. MASTER-устройство передает данные двум SLAVE-абонентам с 10-разрядным адресом

Рисунок 33 − Комбинированный формат. MASTER-абонент передает данные двум SLAVE-устройствам: одному с 7-разрядиым адресом, а другому с 10-разрядным адресом

Комбинированный 10-и разрядный режим