Мікропроцесор К580 ВМ80

Июль 29, 2022

Главная
Разное
Мікропроцесор К580 ВМ80

Содержание

2. АРХІТЕКТУРА МП К580ВМ80 Даний МП являє собою центральний процесорний елемент (ЦПЕ), побудований на одному кристалі, структурна
4. Згідно наведеної схеми основними функціональними вузлами ЦПЕ є: - АЛП; - пристрій керування та синхронізації; -
5. Буфер даних (БД)- двонаправлена схема з трьома логічними станами (ввід, вивід, виключено), яка призначена для обміну
6. Блок регістрів загального призначення (РЗП) призначений для збереження та видачі даних. Регістри В, С, D, H,
7. Регістр команд (РК) призначений для збереження 1-го байту команди, яка виконується МП в поточний момент часу.
8. Дешифратор команд (ДК) для шифрування коду операції (КОП), який міститься у 1-му байті команди, з наступною
9. Арифметико логічний пристрій (АЛП) займає в МП центральне місце і являє собою 8‑мирозрядний паралельний пристрій, який
10. При виконанні операцій АЛП використовує наступні регістри: - 8-мирозрядний допоміжний регістр для тимчасового збереження даних; -
11. Регістр прапорців (F) призначений для збереження стану результата виконання операції АЛП і включає в себе наступні
12. Потреба у регістрі прапорців обумовлена тим, що виконання будь-якої операції (команди) може ставитися в залежності від
13. Розподіл ознак по регістру прапорців (або його формат) має наступний вигляд значення розрядів D5,D3,D1 – незмінні.
14. 16-тирозрядний програмний лічильник (або лічильник команд, Program Counter - PC) призначений для формування та збереження адреси
15. Покажчик стеку (Stack Pointer - SP) призначений як для початкового формування в оперативній пам’яті системи спеціальної
16. Оскільки при виконання будь-якої програми може виникнути потреба виклику підпрограми (або перерви виконання поточної програми), то
17. Адресний буфер (АБ) є 16-тирозрядним і призначений для формування вихідної адреси для зовнішньої адресної шини (ША),
18. Пристрій керування та синхронізації (ПКС) призначений для прийому та формування керуючих зовнішніх сигналів і здійснення управління
22. Скачать презентацию

Слайд 2

АРХІТЕКТУРА МП К580ВМ80
Даний МП являє собою центральний процесорний елемент (ЦПЕ),

побудований на одному кристалі, структурна схема якого має такий вигляд (мал. 1.1).

Слайд 3

Слайд 4

Згідно наведеної схеми основними функціональними вузлами ЦПЕ є:
- АЛП;
- пристрій керування

та синхронізації;
- блок регістрів загального призначення (РЗП);
- допоміжні регістри;
- регістр ознак умов (або регістр прапорців);
- вихідні буфери даних та адрес.

Слайд 5

Буфер даних (БД)-
двонаправлена схема з трьома логічними станами (ввід, вивід, виключено),

яка призначена для обміну інформацією з пам'яттю та зовнішніми пристроями. Якщо внутрішня шина даних знаходиться в режимі вводу, то буфер даних підключає зовнішню шину даних на ввід. Якщо на внутрішній шині даних присутні дані для передачі з МП, то БД підключає МП на вивід даних на зовнішню магістраль системи і нарешті, коли в мікропроцесорній системі (МПС) має місце режим прямого доступу до пам'яті (ПДП), то БД переходить у відключений ,так званий третій стан, тим самим ізолюючи МП від зовнішньої магістралі даних.

Слайд 6

Блок регістрів загального призначення (РЗП)
призначений для збереження та видачі даних. Регістри

В, С, D, H, L можуть використовуватися як восьмирозрядні, або як 16-тирозрядні регістрові пари BC, DE, HL. Назва регістрової пари завжди формується по назві 1‑го регістра пари, в якому зберігається старший байт 16-тирозрядного числа. Регістри використовуються як акумулятори, коли в них зберігаються дані, або як покажчики, коли в них знаходяться адреси операндів. Восьмирозрядні дані поступають в РЗП або виходять з РЗП на внутрішню шину даних через мультиплексор (перемикач). Допоміжні регістри W і Z використовуються для тимчасового збереження 2-го та 3-го байтів поточної команди.

Слайд 7

Регістр команд (РК)
призначений для збереження 1-го байту команди, яка виконується МП

в поточний момент часу.

Слайд 8

Дешифратор команд (ДК)
для шифрування коду операції (КОП), який міститься у 1-му

байті команди, з наступною генерацією відповідних машинних циклів, що забезпечують виконання даної команди.

Слайд 9

Арифметико логічний пристрій (АЛП)
займає в МП центральне місце і являє собою

8‑мирозрядний паралельний пристрій, який забезпечує виконання основних операцій (арифметичних та логічних) обробки даних. АЛП може обробляти не тільки двійкові дані, а і двійково-дестякові числа (тобто числа у Binary Decimals Coded (BDC)) з використанням при цьому блоку десяткової корекції(БДК).

Слайд 10

При виконанні операцій АЛП використовує наступні регістри:
- 8-мирозрядний допоміжний регістр для тимчасового

збереження даних;
- регістр ознак умов (або регістр прапорців).

Слайд 11

Регістр прапорців (F) призначений для збереження стану результата виконання операції АЛП

і включає в себе наступні п’ять тригерів умов (прапорців):

Z – прапорець нуля (тригер нульового результату - zero);
СУ – прапорець переносу з старшого розряду (carry);
S – прапорець знаку (sign);
P – прапорець парності (parity);
AC – прапорець допоміжного переносу з 3-го в 4-ий розряд (auxiliary carry);

Слайд 12

Потреба у регістрі прапорців обумовлена тим, що виконання будь-якої операції (команди)

може ставитися в залежності від значення результату виконання попередньої операції. Для цього АЛП з’єднується із спеціальним регістром, відповідні розряди якого встановлюються в “1” або “0” в залежності від результату обчислювань. Розряд регістра тільки зберігає якусь одну ознаку(прапорець), а різні МП можуть використовувати різне число ознак. Значення прапорців використовують тільки певні команди, а інші їх ігнорують.

Слайд 13

Розподіл ознак по регістру прапорців (або його формат) має наступний вигляд

значення розрядів D5,D3,D1 – незмінні.

Слайд 14

16-тирозрядний програмний лічильник (або лічильник команд, Program Counter - PC)
призначений для

формування та збереження адреси пам’яті, де знаходиться наступний байт команди. Оскільки байти команд розміщуються в пам’яті, як правило, послідовно, то після вибору МП кожного чергового байту поточна адреса в РС збільшується на одиницю, що виконується схемою інкремент-декремента ( СІД) [increment-decrement].

Слайд 15

Покажчик стеку (Stack Pointer - SP)
призначений як для початкового формування в

оперативній пам’яті системи спеціальної так званої стекової області або стека, так і в подальшому для збереження адрес для, повернення до основної програми пам’яті.

Слайд 16

Оскільки при виконання будь-якої програми може виникнути потреба виклику підпрограми (або

перерви виконання поточної програми), то потрібно забезпечити умови для повернення до виконання основної програми. Для цього треба зберегти адресу комірки пам’яті, де знаходиться чергова команда основної програми. Ця адреса вже сформована (наявна) в РС і вона повинна бути записана в певну область пам’яті, для чого і створюється стек. В SP спочатку записується начальна адреса, з якої починається ця стекова область, так звана вершина стеку. В подальшому, коли має місце звернення (запис) до стеку, ця адреса зменшується на стільки одиниць, скільки записів зроблено в стек. Оскільки адреса є 16 тирозрядною, а пам’ять є 8-мирозрядною, то для збереження одного значення адреси потрібно дві комірки стекової пам’яті. Таким чином, поточний вміст SP повинен бути зменшений на 2-і одиниці, а при наступному виклику програми все буде зроблено як і раніше. При закінченні останньої підпрограми по команді “повернення” зі стеку згідно з останньою адресою в SP бережеться адреса повернення до основної програми, яка записується в РС. Знову ж, для цього використовуються дві еомрки стеку, бо треба сформувати 16-тирозрядну адресу основної пам’яті, так що поточна адреса в SP буде збільшена на 2-і одиниці. Цим реалізується, так зване, правило LIFO (last-in-fast-out).

Слайд 17

Адресний буфер (АБ)
є 16-тирозрядним і призначений для формування вихідної адреси для

зовнішньої адресної шини (ША), і, звичайно, є однонаправленим, з можливістю відключення (розриву) коли МП передає керування системними ресурсами певному зовнішньому пристрою. Це має місце, при так званому, захваті шини.

Слайд 18

Пристрій керування та синхронізації (ПКС)
призначений для прийому та формування керуючих зовнішніх

сигналів і здійснення управління роботою внутрішніх вузлів МП.

Слайд 19

Слайд 20

Мікропроцесор К580 ВМ80

Содержание

АРХІТЕКТУРА МП К580ВМ80 Даний МП являє собою центральний процесорний елемент (ЦПЕ),

Згідно наведеної схеми основними функціональними вузлами ЦПЕ є: - АЛП; - пристрій керування

Буфер даних (БД)-двонаправлена схема з трьома логічними станами (ввід, вивід, виключено),

Блок регістрів загального призначення (РЗП)призначений для збереження та видачі даних. Регістри

Регістр команд (РК)призначений для збереження 1-го байту команди, яка виконується МП

Дешифратор команд (ДК)для шифрування коду операції (КОП), який міститься у 1-му

Арифметико логічний пристрій (АЛП)займає в МП центральне місце і являє собою

При виконанні операцій АЛП використовує наступні регістри: - 8-мирозрядний допоміжний регістр для тимчасового