Схемотехника элементов с памятью

входа на один из нескольких выходов.

является одним из основных узлов арифметического устройства. Правила поразрядного сложения представлены в таблице:

где ai, bi – одноименные разряды
слагаемых
Si – сумма
Сi+1 – перенос в старший
разряд

Уравнения для суммы и переноса имеют вид:

Схема, реализующая эти уравнения, называется полусумматором:

этом случае таблица суммирования:

Логические уравнения имеют вид:

Реализация полного сумматора возможна на базе полусумматоров:

и реализуются на выбранной элементной базе. Добавляя ко второму уравнению

Тогда схему сумматора можно представить

и для параллельных.
Сложение чисел представленных последовательным кодом.

На входы ai и bi поступают одноименные разряды суммируемых кодов. На вход Ci из D-триггера перенос, сохраняемый из предыдущего такта.

При суммировании кодов, представленных параллельными кодами, разрядностью n, необходимо использовать n одноразрядных сумматоров:

над двумя многоразрядными словами, в зависимости от управляющего слова.
АЛУ должно удовлетворять следующим требованиям:
выполнять заданный набор операций;
обеспечивать поразрядный перенос и возможность его блокирования;
обеспечивать возможность наращивания разрядности обрабатываемых слов.

На рисунке приведено АЛУ типа К155ИП3
Назначение выводов:
A0…A4 – 4-х разрядное слова А;
B0…B4 – 4-х разрядное слова B;
S0…S4 – Управляющие входы под управлением которых выполняется одна из 16 операций;
M – Вход модификатора операций. Позволяет произвести выбор между арифметическими и логическими операциями. Если М = 1, блок ускоренного переноса внутри микросхем блокируется, и перенос из одного разряда в другой отсутствует, т.е. выполняются логические операции;
Вход Cn является входом переноса из предыдущего разряда.