Структура кристалла современной СБИС

Содержание

Слайд 2

Тема занятия: Структура кристалла современной СБИС Рассмотрим организацию кристалла СБИС в

Тема занятия: Структура кристалла современной СБИС

Рассмотрим организацию кристалла СБИС в плане и

в профиле.
В плане в большинстве случаев кристалл делится на три зоны, вложенные друг в друга:
Внешняя зона по периметру кристалла содержит контактные площадки (КП) для подключения к выводам корпуса, в который заключён кристалл;
Промежуточная зона представлена блоками ввода-вывода сигналов - БВВ;
Основная часть поверхности кристалла занята зоной ядра, окружённой зоной блоков ввода-вывода.
Слайд 3

Вид кристалла в плане, в профиле, распределение напряжений

Вид кристалла в плане, в профиле, распределение напряжений

Слайд 4

Определения. Ядро (core) – функциональная часть кристалла, занимающая большую часть поверхности

Определения.

Ядро (core) – функциональная часть кристалла, занимающая большую часть поверхности и

реализующая выполнение основных функций СБИС. Ядро может делиться на области с независимым напряжением питания: VCC1, VCC2, VCC3… Это позволяет снизить энергопотребление СБИС путём отключения питания незадействованных в текущий момент блоков.
БВВ (IOB) – функциональная часть кристалла, выполняющая преобразование уровней напряжения, приём и передачу высокоскоростных дифференциальных сигналов (блоки LVDS и SERDES).
КП (Connect Point) – коммутационная часть кристалла, представленная металлизированными элементами для соединения с выводами корпуса.
Банк (Bank) – группа БВВ, объединённых общим напряжением питания входных и выходных каскадов – VCCIO.
Слайд 5

Стандартные значения напряжений питания СБИС. Ряд напряжений питания ядра (VCC, VCCINT,

Стандартные значения напряжений питания СБИС.

Ряд напряжений питания ядра (VCC, VCCINT, VCORE):
1,5В

– 0,13мкм, 2000-2002г.г.
1,2В – 90нм, 2003-2005г.г.
1,1-1,2В – 65нм, 2006-2007г.г.
1,0-1,2В – 45нм, 2008-2010г.г.
0,8-1,0В – 28нм, 2011-2013г.г.
0,7-1,0В – 20нм и меньше, современные технологии.
Ряд напряжений питания БВВ (VCCIO, VCCO):
3,3-1,5В – 0,13мкм
3,3-1,0В – 90нм
3,3-0,8В – 45-65нм
2,5-0,8В – 28-40нм
1,8-0,6В – 20нм и меньше, современные технологии.
Слайд 6

Уровни компоновки СВТ применительно к современной элементной базе изменились. Это обусловлено

Уровни компоновки СВТ применительно к современной элементной базе изменились. Это обусловлено

тем, что в одной СБИС могут располагаться части вычислительной системы, строившиеся на многочисленных ИС, объединённых печатной платой или модулем.
Слайд 7

ФЭ, реализуемые в ядре СБИС: Триггер, регистр Логический вентиль, LUT-преобразователь (комбинационные

ФЭ, реализуемые в ядре СБИС:

Триггер, регистр
Логический вентиль, LUT-преобразователь (комбинационные логические элементы

– CL, Combinatorial Logic)
TS-буфер (в большинстве современных СБИС и ПЛИС внутренние сигналы не используют разделяемые линии связи и буферы с тремя состояниями)
Блок элементов памяти (Block RAM)
Блок аппаратного умножителя (DSP блок)
Блок управления синхронизацией (DLL, PLL)
Слайд 8

ФЭ, реализуемые в блоках ввода-вывода СБИС: Триггер, регистр Программируемая задержка сигнала

ФЭ, реализуемые в блоках ввода-вывода СБИС:

Триггер, регистр
Программируемая задержка сигнала
Встроенные резисторы согласования

волнового сопротивления
TS-буферы
Блоки высокоскоростного обмена данными SERDES
Приёмники и передатчики дифференциальных сигналов LVDS
Слайд 9

В процессе проектирования ресурсы кристалла цифровой СБИС следует разделять на следующие

В процессе проектирования ресурсы кристалла цифровой СБИС следует разделять на следующие

пять групп:

Комбинационные логические схемы
Регистры и триггеры
Блоки памяти
TS-буферы
Специализированные элементы кристалла (управление синхронизацией, умножители, приёмопередатчики)
Первые 4 группы представляют собой ресурсы общего назначения, без которых не обходится проектирование СБИС и создание конфигурации ПЛИС. Их следует качественно разделить на комбинационные цепи и регистровые цепи.

Слайд 10

Комбинационные цепи (Combinatorial path) являются сущностями с простым поведением Сущность с

Комбинационные цепи (Combinatorial path) являются сущностями с простым поведением

Сущность с простым поведением

реагирует на входное воздействие однозначно, выдавая выходное воздействие, зависящее исключительно от поданного входного воздействия.
Слайд 11

Следует отметить, что в случае цифровой логической схемы элементом множества входных

Следует отметить, что в случае цифровой логической схемы элементом множества входных

или выходных воздействий является определённая комбинация из «0» и «1», а не входные или выходные сигналы элемента.
Таким образом, для элемента с 4 входными сигналами определено множество из 16 входных воздействий:
«0000»,
«0001»,
«0010»,
«0011»
…и т.д.,
«1110»,
«1111».
Слайд 12

Регистровые цепи (Registered path) являются сущностями со сложным поведением Сущность обладает

Регистровые цепи (Registered path) являются сущностями со сложным поведением

Сущность обладает сложным поведением,

если реакция на одно и то же входное воздействие может привезти к различным выходным воздействиям, в общем случае зависящим от текущего входного воздействия и/или от предыстории подачи входных воздействий.
Слайд 13

Каждая из двух функций F и G в объёме сущности со

Каждая из двух функций F и G в объёме сущности со

сложным поведением реализует однозначное отображение объединения множеств X и Q в множества Z и Q соответственно. Это означает, что каждая из функций представляет собой сущность с простым поведением. Однако функция переходов G, обеспечивающая смену состояний сущности со сложным поведением, имеет встроенную временную задержку, ибо в качестве аргументов берёт текущие значения входного воздействия и состояния, а возвращает следующее значение состояния, в котором сущность со сложным поведением окажется на следующем такте работы.
Слайд 14

Возвращаясь к классификации ресурсов общего назначения кристалла СБИС или ПЛИС, разделим

Возвращаясь к классификации ресурсов общего назначения кристалла СБИС или ПЛИС, разделим

их на две категории:

Комбинационные цепи представлены комбинационными логическими схемами (1 группа) и TS-буферами (4 группа).
Регистровые цепи представлены регистрами и триггерами (2 группа) и блоками памяти (3 группа).