Архитектура процессоров. «Структура компьютерных средств» Тема №7. Занятие №2/2

Содержание

Слайд 2

Дисциплина «Структура компьютерных средств» Тема №7 «Процессоры» Занятие №2/2 «Архитектура процессоров»

Дисциплина
«Структура компьютерных средств»
Тема №7
«Процессоры»
Занятие №2/2
«Архитектура процессоров»

Слайд 3

Учебные вопросы: Процессоры с различной архитектурой. Архитектура многоядерных процессоров. Цели занятия:

Учебные вопросы:
Процессоры с различной архитектурой.
Архитектура многоядерных процессоров.
Цели занятия:
Знать архитектуры процессоров;


Иметь представление об особенностях архитектур многоядерных процессоров.
Слайд 4

Учебный вопрос №1. «Процессоры с различной архитектурой» Основными отличительными характеристиками каждой

Учебный вопрос №1.
«Процессоры с различной архитектурой»

Основными отличительными характеристиками каждой отдельной

архитектуры являются:
размер и функции регистров процессора (регистрового файла);
способ и ограничения при обращении к памяти для чтения и записи;
число операций, выполняемых одной командой;
длина команд (переменная или фиксированная);
число типов данных.
Слайд 5

Вопрос №1. «Процессоры с различной архитектурой» Процессоры с архитектурой CISC Основную

Вопрос №1. «Процессоры с различной архитектурой»

Процессоры с архитектурой CISC
Основную идею CISC-архитектуры

отражает ее название - «полный набор команд». В данной архитектуре стремятся иметь отдельную машинную команду для каждого возможного (типового) действия по обработке данных.
Слайд 6

Вопрос №1. «Процессоры с различной архитектурой» Черты организации CISC-процессоров: большое количество

Вопрос №1. «Процессоры с различной архитектурой»

Черты организации CISC-процессоров:
большое количество различных машинных

команд (сотни), каждая из которых выполняется за несколько тактов центрального процессора;
устройство управления с программируемой логикой;
небольшое количество регистров общего назначения (РОН);
различные форматы команд с разной длиной;
преобладание двухадресной адресации;
развитый механизм адресации операндов, включающий различные методы косвенной адресации.
Слайд 7

Вопрос №1. «Процессоры с различной архитектурой» Процессоры с архитектурой RISC Особое

Вопрос №1. «Процессоры с различной архитектурой»

Процессоры с архитектурой RISC
Особое внимание к

RISC-архитектуре обусловлено тем, что в большинстве современных процессоров, относимых к классу CISC, сложные команды на стадии декодирования сводятся к набору простых RISC-команд, а ядро процессора реализуется как RISC-процессор.
Слайд 8

Концепцию RISC-процессора можно свести к следующим положениям: выполнение почти всех (75%

Концепцию RISC-процессора можно свести к следующим положениям:
выполнение почти всех (75% команд)

за один цикл;
стандартная однословная длина всех команд, равная естественной длине слова и ширине шины данных и допускающая унифицированную конвейерную обработку всех команд;
малое число команд (не более 128);
малое количество форматов команд (не более 4);
малое число способов адресации (не более 4);
доступ к памяти только посредством команд «Чтение» и «Запись»;
все команды, за исключением «Чтения» и «Записи», используют внутри процессорные межрегистровые пересылки;
устройство управления с аппаратной логикой;
относительно большой (не менее 32) процессорный файл РОН.
Слайд 9

Вопрос №1. «Процессоры с различной архитектурой» Преимущества RISC Для технологии RISC

Вопрос №1. «Процессоры с различной архитектурой»

Преимущества RISC
Для технологии RISC характерна сравнительно

простая структура УУ. Площадь, выделяемая на кристалле микросхемы для реализации УУ, существенно меньше. Как следствие, появляется возможность разместить на кристалле большое число регистров ЦП. Кроме того, остается больше места для других узлов ЦП и для дополнительных устройств: кэш-памяти, блока арифметики с плавающей запятой, части основной памяти, блока управления памятью, портов ввода/вывода.
Слайд 10

Недостатки RISC Принципиальный недостаток - сокращенное число команд: на выполнение ряда

Недостатки RISC
Принципиальный недостаток - сокращенное число команд: на выполнение ряда функций

приходится тратить несколько команд вместо одной в CISC. Это удлиняет код программы, увеличивает загрузку памяти и трафик команд между пам. и ЦП.
Большое число регистров усложняет схему декодирования номера регистра, тем самым увеличивается время доступа к регистрам.
УУ с аппаратной логикой, реализованное в большинстве RISC-систем, менее гибко, более склонно к ошибкам, затрудняет поиск и исправление ошибок, уступает при выполнении сложных команд.
Слайд 11

Процессоры с архитектурой VLIW Архитектура с командными словами сверхбольшой длины или

Процессоры с архитектурой VLIW
Архитектура с командными словами сверхбольшой длины или со

сверхдлинными командами (VLIW, Very Long Instruction Word) известна с начала 80-х из ряда университетских проектов. Идея VLIW базируется на том, что задача эффективного планирования параллельного выполнения команд возлагается на «разумный» компилятор.

Вопрос №1. «Процессоры с различной архитектурой»

Слайд 12

Объединение нескольких простых команд в одну сверхдлинную производится по следующим правилам:

Объединение нескольких простых команд в одну сверхдлинную производится по следующим правилам:
количество

простых команд, объединяемых в одну команду сверхбольшой длины, равно числу имеющихся в процессоре функциональных (исполнительных) блоков (ФБ);
в сверхдлинную команду входят только такие простые команды, которые исполняются разными ФБ, то есть обеспечивается одновременное исполнение всех составляющих сверхдлинной команды.

Вопрос №1. «Процессоры с различной архитектурой»

Слайд 13

Рис. 7.19. Формат сверхдлинной команды и взаимосвязь полей команды с составляющими

Рис. 7.19. Формат сверхдлинной команды и взаимосвязь полей команды с составляющими

блока исполнения

Вопрос №1. «Процессоры с различной архитектурой»

Слайд 14

Двумя проблемами VLIW-архитектуры являются: ■ усложнение регистрового файла и, прежде всего,

Двумя проблемами VLIW-архитектуры являются:
■ усложнение регистрового файла и, прежде всего, связей этого

файла с вычислительными устройствами;
■ трудности создания компиляторов, способных найти в программе независимые команды, связать такие команды в длинные строки и обеспечить их параллельное выполнение.

Вопрос №1. «Процессоры с различной архитектурой»

Слайд 15

Процессоры с архитектурой EPIC Дальнейшим развитием идеи VLIW стала архитектура EPIC

Процессоры с архитектурой EPIC
Дальнейшим развитием идеи VLIW стала архитектура EPIC (Explicitly

Parallel Instruction Computing) - вычисления с явным параллелизмом команд.
В архитектуре, возникшей как совместная разработка фирм Intel и Hewlett-Packard, реализован новый подход, являющийся усовер-шенствованным вариантом технологии VLIW.

Вопрос №1. «Процессоры с различной архитектурой»

Слайд 16

В архитектуре EPIC, которая в изделиях Intel получила название IA-64 (Intel

В архитектуре EPIC, которая в изделиях Intel получила название IA-64 (Intel

Architecture - 64), предполагается наличие в процессоре ста двадцати восьми 64-разрядных регистров общего назначения (РОН) и ста двадцати восьми 80-разрядных регистров с плавающей запятой.

Вопрос №1. «Процессоры с различной архитектурой»

Слайд 17

Рис. 7.20. Формат сверхдлинной команды в архитектуре IA-64 Вопрос №1. «Процессоры с различной архитектурой»

Рис. 7.20. Формат сверхдлинной команды
в архитектуре IA-64

Вопрос №1. «Процессоры с

различной архитектурой»
Слайд 18

Особенностями архитектуры EPIC являются: большое количество регистров; масштабируемость архитектуры до большого

Особенностями архитектуры EPIC являются:
большое количество регистров;
масштабируемость архитектуры до большого количества функциональных

блоков. Это свойство представители компаний Intel и HP называют наследственно масштабируемой системой команд (Inherently Scaleable Instruction Set);
явный параллелизм в машинном коде. Поиск зависимостей между командами осуществляет не процессор, а компилятор;
предикация - команды из разных ветвей условного предложения снабжаются полями предикатов (полями условий) и запускаются параллельно;
предварительная загрузка - данные из медленной основной памяти загружаются заранее.

Вопрос №1. «Процессоры с различной архитектурой»

Слайд 19

Учебный вопрос №2. «Архитектура многоядерных процессоров» Многоядерный процессор - это центральный

Учебный вопрос №2.
«Архитектура многоядерных процессоров»

Многоядерный процессор - это центральный процессор,

содержащий два и более вычислительных ядра на одном процессорном кристалле или в одном корпусе. Под ядром принято понимать процессор и кэш-память (обычно первого уровня - L1).
Слайд 20

Рис. 7.21. Варианты многоядерных процессоров: а - с совместно используемой памятью;

Рис. 7.21. Варианты многоядерных процессоров: а - с совместно используемой памятью;

б - с разделенной памятью

Вопрос №1. «Архитектура многоядерных процессоров»