Базовая архитектура IBM PC Представление данных

Содержание

Слайд 2

Базовая архитектура IBM PC Адресация Разрядность шины адреса: 20 разрядов Максимальный

Базовая архитектура IBM PC

Адресация

Разрядность шины адреса: 20 разрядов
Максимальный адрес: 220
220 байтов

= 1 Мбайт
Адрес задаётся с помощью двух 16-разрядных значений – сегмента и смещения – и вычисляется по формуле
<целевой адрес> = <сегмент>*16 + смещение
Слайд 3

Базовая архитектура IBM PC Система команд Команды пересылки: а) между регистрами

Базовая архитектура IBM PC

Система команд

Команды пересылки:
а) между регистрами и памятью;
б) между

регистрами и устройствами ввода-вывода.
Команды управления.
Арифметические и логические команды.
Команды манипулирования битами.
Команды для обработки строк.
Команды для поддержки механизма прерываний.
Команды изменения состояния процессора.
Слайд 4

Базовая архитектура IBM PC Организация вычислительного процесса Вычислительный процесс организован в

Базовая архитектура IBM PC

Организация вычислительного процесса

Вычислительный процесс организован в полном соответствии

с принципами фон Неймана.
Для ускорения введено понятие конвейера команд, из которого извлекается следующая команда.
Слайд 5

Базовая архитектура IBM PC Регистры процессора: регистр флагов В регистре хранятся

Базовая архитектура IBM PC

Регистры процессора: регистр флагов

В регистре хранятся данные о

состоянии процессора и результатах выполнения некоторых команд.
C – carry flag (флаг переноса) – выполнение операции привело к возникновению переноса
P – parity flag (флаг четности) – количество единиц в младшем байте результата чётно
A – auxiliary carry flag (флаг дополнительного переноса) – используется при операциях с двоично-десятичными числами
Слайд 6

Базовая архитектура IBM PC Регистры процессора: регистр флагов Z – zero

Базовая архитектура IBM PC

Регистры процессора: регистр флагов

Z – zero flag (флаг

нуля) – результатом операции был ноль
S – sign flag (флаг знака) – старший разряд результата имеет значение «1»
T – trap flag (флаг трассировки) – используется программами-отладчиками
I – interrupt flag (флаг прерывания) – процессор реагирует на прерывания
D – direction flag (флаг направления) – используется командами обработки строк
O – overflow flag (флаг переполнения) – устанавливается при переполнении (результат операции не помещается в регистре
Слайд 7

Базовая архитектура IBM PC Регистры процессора: РОНы

Базовая архитектура IBM PC

Регистры процессора: РОНы

Слайд 8

Базовая архитектура IBM PC Регистры процессора: РОНы Регистр AX (accumulator, аккумулятор)

Базовая архитектура IBM PC

Регистры процессора: РОНы

Регистр AX (accumulator, аккумулятор)
Это регистр-накопитель. Наиболее

эффективно его использование в арифметических и логических операциях, а также в операциях пересылки, т.к. именно эти операции оптимизированы для использования регистра AX и, как правило, обладают более высоким быстродействием.
Слайд 9

Базовая архитектура IBM PC Регистры процессора: РОНы Регистр BX (base, базовый

Базовая архитектура IBM PC

Регистры процессора: РОНы

Регистр BX (base, базовый регистр)
В некоторых

операциях этот регистр используется для реализации расширенной адресации.
Слайд 10

Базовая архитектура IBM PC Регистры процессора: РОНы Регистр CX (counter, счётчик)

Базовая архитектура IBM PC

Регистры процессора: РОНы

Регистр CX (counter, счётчик)
Обычно этот регистр

используется как счётчик, указывающий количество выполнений команды или группы команд (циклические вычисления, сдвиги).
Слайд 11

Базовая архитектура IBM PC Регистры процессора: РОНы Регистр DX (data, регистр

Базовая архитектура IBM PC

Регистры процессора: РОНы

Регистр DX (data, регистр данных)
Этот регистр

используется в операциях умножения и деления, а также является единственным регистром, в котором может быть указан адрес порта в командах ввода-вывода.
Слайд 12

Базовая архитектура IBM PC Регистры процессора: РОНы Регистры SI, DI Индексные

Базовая архитектура IBM PC

Регистры процессора: РОНы

Регистры SI, DI
Индексные регистры источника (SI,

source index) и приёмника (DI, destination index), содержащие смещения относительно некоторого базового адреса. Обычно используются для выполнения операций над массивами данных.
Слайд 13

Базовая архитектура IBM PC Регистры процессора: РОНы Регистр BP Базовый регистр,

Базовая архитектура IBM PC

Регистры процессора: РОНы

Регистр BP
Базовый регистр, в котором содержится

смещение относительно начала сегмента, в качестве которого по умолчанию предполагается сегмент стека. Обычно используется при организации вычислений в стековых структурах.
Слайд 14

Базовая архитектура IBM PC Регистры процессора: РОНы Регистр SP (stack pointer,

Базовая архитектура IBM PC

Регистры процессора: РОНы

Регистр SP (stack pointer, указатель стека)
В

SP содержится смещение относительно начала сегмента стека. При операциях со стеком система сама следит за изменениями содержимого SP в соответствии с выполняемыми операциями. В SP содержится адрес младшего байта данных, который был послан в стек последним.
Слайд 15

Базовая архитектура IBM PC Регистры процессора: РОНы Регистр IP (instruction pointer,

Базовая архитектура IBM PC

Регистры процессора: РОНы

Регистр IP (instruction pointer, счётчик команд)
Регистр

содержит адрес команды, следующей за выполняемой в текущий момент, в сегменте памяти, который задаётся регистром CS.
Слайд 16

Базовая архитектура IBM PC Сегменты При работе с данными в пределах

Базовая архитектура IBM PC

Сегменты

При работе с данными в пределах сегмента изменяется

только смещение, адрес начала сегмента не меняется.

Сегменты в памяти могут перекрываться.

Слайд 17

Базовая архитектура IBM PC Сегменты: адресация

Базовая архитектура IBM PC

Сегменты: адресация

Слайд 18

Базовая архитектура IBM PC Регистры процессора: сегментные регистры CS (code segment)

Базовая архитектура IBM PC

Регистры процессора: сегментные регистры

CS (code segment) – указывает

на сегмент, в котором содержатся команды программы (начальный адрес сегмента кода). Адрес команды – CS:IP.
DS (data segment) – адресует начало сегмента данных.
ES (extra segment) – указывает на дополнительный сегмент данных; используется обычно при строковых операциях при формировании адреса приёмника данных.
SS (stack segment) – адресует сегмент стека.
Слайд 19

Базовая архитектура IBM PC Система прерываний Предусмотрены прерывания аппаратные и программные.

Базовая архитектура IBM PC

Система прерываний

Предусмотрены прерывания аппаратные и программные.
Всего в системе

может быть до 255 прерываний.
Для реализации механизма прерываний выделен 1 КБайт оперативной памяти.