Что делает процессор в компьютере

Outline

Что делает процессор в компьютере?:
● оперативная память(ОЗУ);
● устройства ввода-вывода;
● пространство памяти.

Архитектура и микроархитектура процессора:
● конвейеризация;
● переименование регистров;
● исполнение по предложению;
● продвижение данных;
● предсказание переходов;
● исполнение с изменением последовательности инструкции.

Резюме к лекции и список используемой литературы

Программная модель процессора:
● Введение ;
● Регистры процессора

!

Машина фон Неймана

}

Выполняемые действия определяются
блоком управления и АЛУ, которые вместе
являются основой центрального процессора(CPU)

CPU:центральный процессор

Имеет

выбирает и исполняет

команды из памяти последовательно,
а адрес очередной команды задается
«счетчиком адреса» в блока управления.

Набор регистров, часть которых доступна для хранения операндов, выполнения действий над ними и формирования адреса инструкций и операндов в памяти, другая часть – для системных целей

Машина фон Неймана

Physics Faculty, Electronic Computing Devices & Systems, 7th semester,2011 Dr.Mokhovikov Alexander Yurievich

Для повышения производительности обмена данными(включая и считывание команд)
оперативная память кэшируется сверхоперативной памятью(CACHE)

Cache I,II территориально располагаются в микропроцессоре

Оперативная память вместе с кэшем всех уровней представляет собой единый массив памяти, непосредственно
доступный процессору для R/W data + R program code

ОЗУ

ПЗУ

Единое пространство с линейной адресацией

Дополняется

Устройствами хранения данных

Что делает процессор в компьютере?

Physics Faculty, Electronic Computing Devices & Systems, 7th semester,2011 Dr.Mokhovikov Alexander Yurievich

Input/output devices

Периферия

Что делает процессор в компьютере?

Physics Faculty, Electronic Computing Devices & Systems, 7th semester,2011 Dr.Mokhovikov Alexander Yurievich

!

Способы адресации

ПАМЯТИ

I/O

>9

2

Виртуальная адресация:
Иллюзия создания ROM
гигантского размера (если ОС поддерживает)

создается

С помощью устройств хранения и paging

Реальная адресация к памяти – в этом случае физический
адрес совпадает с логическим.

К портам I/O обращаются
только по реальным
адресам, а виртуализация
возможна только
программными средствами

Логический адрес текущей выполняемой инструкции хранится в указателе инструкций(IP),
который соответствует счетчику команд фон-неймановской машины

Что делает процессор в компьютере?

Physics Faculty, Electronic Computing Devices & Systems, 7th semester,2011 Dr.Mokhovikov Alexander Yurievich

Микроархитектура процессора – это внутренняя реализация этой
программной модели.

Микроархитектура

Конвейеризация (pipelining)

Переименование регистров(register renaming)

Продвижение данных
(data forwarding)

Предсказание переходов
(branch prediction)

Исполнение по предложению (Speculative execution)

Исполнение с изменением последовательности инструкции(out-of-order execution)

Основные понятия об архитектуре процессора

Physics Faculty, Electronic Computing Devices & Systems, 7th semester,2011 Dr.Mokhovikov Alexander Yurievich

Конвейеризация (pipelining):
Предполагает разбивку выполнения каждой инструкции на несколько этапов,
причем каждый этап выполняется на своей ступени конвейера процессора

Одновременно может обрабатываться несколько инструкций, и
производительность процессора можно оценивать темпом выхода
инструкций со всех его конвейеров

Для достижения максимальной производительности процессора
Надо обеспечить полную загрузку конвейеров с минимальным числом
лишних штрафных циклов(penalty cycles).

Суперконвейерная архитектура в настоящее время имеет от 20 конвейеров

Переименование регистров (register renaming):
Позволяет обойти архитектурное
ограничение на возможность параллельного
исполнения инструкций
(доступно всего лишь 8 общих регистров)

При записи промежуточных результатов
устанавливается соответствие логических имен
и физических регистров

Т.о., одновременно может исполнятся несколько
инструкций, ссылающихся на одно и тоже
логическое имя регистра, при условии, что между
ними нет фактических зависимостей по данным.

Основные понятия об архитектуре процессора

Предсказание переходов
(branch prediction):
Позволяет продолжать выборку и декодирование потока инструкций после выборки инструкций ветвления(условного перехода),не дожидаясь проверки условия.

Основные понятия об архитектуре процессора

Physics Faculty, Electronic Computing Devices & Systems, 7th semester,2011 Dr.Mokhovikov Alexander Yurievich

Основные понятия об архитектуре процессора

Исполнение с изменением последовательности инструкции(out-of-order execution):
Изменяется порядок внутренних манипуляций данными, а внешние(шинные) операции ввода-вывода и записи в память выполняются в порядке предписанном программным кодом.
1)Свойственно RISC-архитектуре,
2) Блокирует несовершенства разрядностей при совместимости различного программного кода

Исполнение по предложению (Speculative execution):
предсказанные после перехода инструкции не
только декодируются, но и по возможности исполняются до проверки условий перехода.
+ если сбывается – удача; - если нет – конвейер простаивает несколько тактов

∃{}Δ?

Состав и набор их регистров существенно неоднородны;
Широкий набор команд усложняет декодирование инструкций и, как следствие, расходуются аппаратные средства;
Возрастает число тактов, необходимых для выполнения инструкций.



В процессорах семейства х86,
применяется комбинированная
архитектура – CISC-процессор
имеет RISC-ядро

Physics Faculty, Electronic Computing Devices & Systems, 7th semester,2011 Dr.Mokhovikov Alexander Yurievich

Основные понятия об архитектуре процессора

NetBurst: отсутствие первичного кэша инструкций, в котором
хранились копии фрагментов ОЗУ и вторичного кэша, содержащие ранее исполненные инструкции и следующие за ними строки.

Cache L1 instructions => Executive Trace Cache (кэш трасс исполнений)

ДО

Трассами называют последовательности микроопераций,
в которые декодированы инструкции.

NetBurst: до и после

Physics Faculty, Electronic Computing Devices & Systems, 7th semester,2011 Dr.Mokhovikov Alexander Yurievich

Первичный
кэш данных(L1)

Блок
завершения

Блок схема NetBurst

*ВТВ и предсказатель переходов

Толстыми линия изображены наиболее используемые пути

* BTB = Buffer Table Branch

NetBurst: блок-схема

Physics Faculty, Electronic Computing Devices & Systems, 7th semester,2011 Dr.Mokhovikov Alexander Yurievich

Способен
хранить до
12 К операций

NetBurst

Physics Faculty, Electronic Computing Devices & Systems, 7th semester,2011 Dr.Mokhovikov Alexander Yurievich

Целевые адреса ветвлений
предсказываются по своим
линейным адресам

есть

нет

Physics Faculty, Electronic Computing Devices & Systems, 7th semester,2011 Dr.Mokhovikov Alexander Yurievich

NetBurst

Динамическое предсказание
Накопление статистики
прохождения данных инструкций,
по которой и принимается решение
о том, какую ветвь прорабатывать
конвейеру.

+

Branch hints: 3Eh – будет, 2Eh - нет

Physics Faculty, Electronic Computing Devices & Systems, 7th semester,2011 Dr.Mokhovikov Alexander Yurievich

NetBurst

NetBurst

Physics Faculty, Electronic Computing Devices & Systems, 7th semester,2011 Dr.Mokhovikov Alexander Yurievich

Physics Faculty, Electronic Computing Devices & Systems, 7th semester,2011 Dr.Mokhovikov Alexander Yurievich

Программная модель процессора: Введение

http://de.ifmo.ru/--books/electron/cpu-cod.htm
http://www.soft-tlt.ru/pocessora46.html
http://www.gaw.ru/html.cgi/txt/doc/micros/arm/arh_7dtmi/interfase_process.htm
http://www.arxitektura-computerov.ru/node/261
http://xpoint.ru/know-how/Articles/FloatingPointNumbers

Используемые Интернет-ресурсы: