Организация памяти ЭВМ. (Лекция 3)

Сентябрь 13, 2022

Главная
Алгебра
Организация памяти ЭВМ. (Лекция 3)

Содержание

2. Список литературы 1. В.Ф. Мелехин. Вычислительные машины системы и сети.
3. Иерархия запоминающих устройств Память наряду с процессором в значительной мере определяет основные возможности ВМ — ее
4. Иерархия запоминающих устройств
5. Иерархия запоминающих устройств ГОУ ОГУ 2008 Закономерности: • чем меньше время доступа, тем выше стоимость хранения
6. Иерархия запоминающих устройств ГОУ ОГУ 2008 По мере движения вниз по иерархической структуре: 1. Уменьшается соотношение
7. Структура микросхемы памяти ГОУ ОГУ 2008
8. Статическая и динамическая память Оперативная память может составляться из микросхем динамического (Dynamic Random Access Memory -DRAM)
9. Запоминающие элементы ГОУ ОГУ 2008 Запоминающий элемент динамического ОЗУ Запоминающий элемент статического ОЗУ
10. Кэш-память Кэш-память представляет собой быстродействующее ЗУ, размещенное на одном кристалле с ЦП или внешнее по отношению
11. В структуре кэш-памяти выделяют два типа блоков данных: - память отображения данных (собственно сами данные, дублированные
12. Полностью ассоциативный кэш 8х8 для 10-битного адреса
13. Кэш прямого отображения 8х8 для 10-битного адреса
14. Двухвходовый ассоциативный кэш 8х8 для 10-битного адреса
15. Для согласования содержимого кэш-памяти и оперативной памяти используют три метода записи: - cквозная запись (write through)
16. Tср = (Thit x Rhit) + (Tmiss x (1 - Rhit)) где Thit - время доступа
17. Структура стека
18. Схема работы со стеком
22. Скачать презентацию

Слайд 2

Список литературы
1. В.Ф. Мелехин. Вычислительные машины системы и сети.

Слайд 3

Иерархия запоминающих устройств
Память наряду с процессором в значительной мере определяет основные

возможности ВМ — ее производительность и сложность решаемых задач, характеризуемую объемом программ и данных.
Основными системными требованиями, предъявляемыми к памяти являются:
- большой информационный объем;
малое время доступа к данным;
низкая стоимость;
энергонезависимость.
В настоящее время не существуют физические устройства памяти, полностью удовлетворяющие перечисленным системным требованиями, в связи с чем память ВМ реализуется не в виде отдельного устройства, а в виде иерархической многоуровневой системы, представляющей собой совокупность взаимодействующих устройств памяти.

Слайд 4

Иерархия запоминающих устройств

Слайд 5

Иерархия запоминающих устройств
ГОУ ОГУ 2008
Закономерности:
• чем меньше время доступа, тем

выше стоимость хранения бита;
• чем больше емкость, тем ниже стоимость хранения бита, но больше время доступа.
При создании системы памяти постоянно приходится решать задачу обеспечения требуемой емкости и высокого быстродействия за приемлемую цену.
Уровни иерархии взаимосвязаны: все данные на одном уровне могут быть также найдены на более низком уровне, и все данные на этом более низком уровне могут быть найдены на следующем нижележащем уровне и т. д.

Слайд 6

Иерархия запоминающих устройств
ГОУ ОГУ 2008
По мере движения вниз по иерархической структуре:

1. Уменьшается соотношение «стоимость/бит».
2. Возрастает емкость.
3. Растет время доступа.
4. Уменьшается частота обращения к памяти со стороны центрального процессора

Слайд 7

Структура микросхемы памяти
ГОУ ОГУ 2008

Слайд 8

Статическая и динамическая память
Оперативная память может составляться из микросхем динамического (Dynamic

Random Access Memory -DRAM) или статического (Static Random Access Memory -SRAM) типа.
Память статического типа обладает более высоким быстродействием, но значительно дороже DRAM. В статической памяти элементы (ячейки) построены на различных вариантах триггеров – схем с двумя устойчивыми состояниями. При записи бита информации подобная ячейка может пребывать в данном состоянии долго при наличии питания.
Ячейки SRAM , имеют малое время чтения/записи, но микросхемы на их базе отличаются низкой удельной емкостью и высоким энергопотреблением. Статическая память в основном используется как микропроцессорная память или кэш-память.

ГОУ ОГУ 2008

Слайд 9

Запоминающие элементы
ГОУ ОГУ 2008
Запоминающий элемент динамического ОЗУ
Запоминающий элемент статического ОЗУ

Слайд 10

Кэш-память
Кэш-память представляет собой быстродействующее ЗУ, размещенное на одном кристалле с ЦП

или внешнее по отношению к ЦП.
Кэш служит высокоскоростным буфером между ЦП и относительно медленной основной памятью.
Идея кэш-памяти основана на прогнозировании наиболее вероятных обращений ЦП к оперативной памяти.
В основу такого подхода положен принцип временной и пространственной локальности программы.

Слайд 11

В структуре кэш-памяти выделяют два типа блоков данных:
- память отображения данных

(собственно сами данные, дублированные из оперативной памяти);
память тегов (признаки, указывающие на расположение кэшированных данных в оперативной памяти).
По алгоритмам отображения оперативной памяти в кэш выделяют три типа кэш-памяти:
- полностью ассоциативный кэш;
- кэш прямого отображения;
- множественный ассоциативный кэш.

Кэш-память

Слайд 12

Полностью ассоциативный кэш 8х8 для 10-битного адреса

Слайд 13

Кэш прямого отображения 8х8 для 10-битного адреса

Слайд 14

Двухвходовый ассоциативный кэш 8х8 для 10-битного адреса

Слайд 15

Для согласования содержимого кэш-памяти и оперативной памяти используют три метода записи:
-

cквозная запись (write through) - одновременно с кэш-памятью обновляется оперативная память;
- буферизованная сквозная запись (buffered write through) - информация задерживается в кэш-буфере перед записью в оперативную память и переписывается в оперативную память в те циклы, когда ЦП к ней не обращается;
- обратная запись (write back) - используется бит изменения в поле тега, и строка переписывается в оперативную память только в том случае, если бит изменения равен 1.

Слайд 16

Tср = (Thit x Rhit) + (Tmiss x (1 - Rhit))

где Thit - время доступа к кэш-памяти в случае попадания (включает время на идентификацию промаха или попадания), Tmiss - время, необходимое на загрузку блока из основной памяти в строку кэша в случае кэш-промаха и последующую доставку запрошенных данных в процессор, Rhit - частота попаданий.

Слайд 17

Структура стека

Слайд 18

Схема работы со стеком

Слайд 19

Слайд 20

Организация памяти ЭВМ. (Лекция 3)

Содержание

Список литературы1. В.Ф. Мелехин. Вычислительные машины системы и сети.

Иерархия запоминающих устройствПамять наряду с процессором в значительной мере определяет основные

Иерархия запоминающих устройств

Иерархия запоминающих устройствГОУ ОГУ 2008Закономерности: • чем меньше время доступа, тем

Иерархия запоминающих устройствГОУ ОГУ 2008По мере движения вниз по иерархической структуре:

Структура микросхемы памятиГОУ ОГУ 2008

Статическая и динамическая памятьОперативная память может составляться из микросхем динамического (Dynamic

Запоминающие элементыГОУ ОГУ 2008Запоминающий элемент динамического ОЗУЗапоминающий элемент статического ОЗУ

Кэш-памятьКэш-память представляет собой быстродействующее ЗУ, размещенное на одном кристалле с ЦП

В структуре кэш-памяти выделяют два типа блоков данных:- память отображения данных