Проектирование систем автоматизации. Проектная компоновка УВК

Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения: Спрапвочник. – М.: Радио и

УВК

УСО

УСОП

Д

Д

Д

ИМ

ИМ

ИМ

ВК

1. СОСТАВ ТЕХНИЧЕСКОГО ОБЕСПЕЧЕНИЯ АСУ ТП

Д – датчики (технологические измерители)
ИМ

1. ТИПОВАЯ СТРУКТУРА МП УВК

А0

2. АДРЕСАЦИЯ В МП УВК

Дешифрация адреса

Передача адреса по магистрали

3. ОРГАНИЗАЦИЯ ОБМЕНА ДАННЫМИ ПО ВНУТРЕННЕМУ ИНТЕРФЕЙСУ

3.1. Режим записи

3. ОРГАНИЗАЦИЯ ОБМЕНА ДАННЫМИ ПО ВНУТРЕННЕМУ ИНТЕРФЕЙСУ

3.2. Режим чтения

3. ОРГАНИЗАЦИЯ ОБМЕНА ДАННЫМИ ПО ВНУТРЕННЕМУ ИНТЕРФЕЙСУ

3.3. Режим прерывания

4.1. ФУНКЦИОНАЛЬНАЯ СХЕМА МОДУЛЯ ВВОДА ДИСКРЕТНЫХ СИГНАЛОВ

УДА – Узел

Узел гальванического разделения и нормализации сигналов

4.2. ФУНКЦИОНАЛЬНАЯ СХЕМА МОДУЛЯ ВЫВОДА ДИСКРЕТНЫХ СИГНАЛОВ

УДА – Узел

Узел формирования и гальванического разделения сигналов

4.3. ФУНКЦИОНАЛЬНАЯ СХЕМА МОДУЛЯ ВВОДА НЕПРЕРЫВНЫХ СИГНАЛОВ

УДА – Узел

4.4. ФУНКЦИОНАЛЬНАЯ СХЕМА МОДУЛЯ ВЫВОДА НЕПРЕРЫВНЫХ СИГНАЛОВ

УДА – Узел

4.5. ФУНКЦИОНАЛЬНАЯ СХЕМА МОДУЛЯ ВВОДА ЧАСТОТНЫХ СИГНАЛОВ

SSYN

A15

A2

A1

A0

IN 1

IN 2

IN 3

C

УДА

УДАП

1

ШФ

D7

D0

Σ

УДА

5.1. ОРГАНИЗАЦИЯ ЭЛЕКТРОННОЙ ПАМЯТИ В ПЭВМ

5. ОРГАНИЗАЦИЯ ЭЛЕКТРОННОЙ ПАМЯТИ В УВК

5.2. ОРГАНИЗАЦИЯ ЭЛЕКТРОННОЙ ПАМЯТИ В МП УВК

6. СТРУКТУРА МОДУЛЯ ЦПУ

6.1. Структура платы ЦПУ
с процессором Рentium

6.2. Структура платы ЦПУ
с процессором Рentium III

7. ВНЕШНИЕ ИНТЕРФЕЙСЫ

7.1. Основные параметры и характеристики внешних интерфейсов

Внешние

Самосинхронизирующиеся коды

7.2. Синхронизация во внешних интерфейсах

Синхронизирующая линия

T – битовый интервал

Δ – ошибка хода часов приемника на

7.3. Асинхронные интерфейсы