Содержание
- 2. 4096tb@gmail.com Тема письма: БГУИР. … . Ковалевский Вячеслав Викторович
- 3. Лекция 5. Структура процессора. Архитектуры CISC и RISC. Архитектура процессора Intel . План лекции: Структура процессора.
- 4. Лекция 6. Адресация. Режимы работы процессора. Управление памятью. План лекции: Адресация памяти. Непосредственная, прямая и косвенная
- 5. Лекция 7. Производительность. Многопроцессорные системы План лекции: Иерархия памяти. Кэш. Развитие архитектуры IA-32. FPU. Конвейеризация команд
- 6. Иерархия памяти
- 7. Иерархия памяти
- 8. Иерархия памяти
- 9. Иерархия памяти
- 10. Computer memory hierarchy
- 11. Повышение производительности Развитие архитектуры IA-32. Кэш. FPU.
- 12. Производительность Это количество выполняемых за такт команд IPC – Instructions per cycle (команды выполняемые за такт)
- 13. Скорость света не превысить! 300 000 km/s - скорость света в вакууме 300 000 m/ms 300
- 14. Параллелизм Параллелизм: на уровне команд (ILP – Instruction Level Parallelism) на уровне процессов (TLP – Thread
- 15. Конвейеризация (Рipelining) Реализация обработки команд внутри процессора в несколько этапов Идея состоит в использовании разных устройств
- 16. Конвейер инструкций Таненбаум, с.59 (рис. 2.5)
- 17. Латентность конвейера Таненбаум, с.59 (рис. 2.5)
- 18. Конвейер
- 19. Intel Pentium IV Суперскалярная архитектура (как и все Pentium’ы ) «Гиперконвейерная технология» (сверхдлинный конвейер: 5 стадий
- 20. Согласно Флинту SISD (Single Instruction, Single Data) SIMD (Single Instructions, Multiple Data) MISD (Multiple Instruction, Single
- 21. Пути достижения параллелизма Потоковая архитектура ОКМД (одна операция над многими данными – MMX, XMM, SSE) МКМД
- 22. Суперскалярная архитектура Таненбаум, с.59 (рис. 2.5)
- 23. Hyper-Threading Одно физическое ядро «успевает» обрабатывать два потока команд. Операционная система «видит» два процессора.
- 25. Multiprocessor systems
- 26. SMP-системы (Symmetrical Multi Processor systems).
- 27. Закон Амдала Speedup - относительное ускорение f- часть кода, которая может быть распараллелена n - число
- 28. α - часть кода, которая не распараллеливается (1 − α = f или 1 − f
- 29. SMP SMP: использование нескольких процессоров не приводит к ожидаемому приросту производительности
- 30. NUMA-системы (Non-Uniform Memory Access systems).
- 31. Кластеры Основная «область применения» кластеров: Cуперкомпьютеры
- 32. Кластеры
- 33. HyperТhreading (Гипертрейдинг)
- 34. SMP - Symmetrical MultiProcessing
- 35. Двухъядерный процессор
- 36. Intel Smithfield Ядро Smithfield – это два обычных Prescott в одном кристалле
- 37. «Классическая» двухпроцессорная SMP-система с двухъядерными процессорами
- 38. SUMA Slightly Uniform Memory Architecture ("почти однородная архитектура памяти") Основа SUMA – последовательная шина HyperTransport
- 39. AMD Toledo AMD Toledo
- 40. Пример двухпроцессорной двухядерной системы на Opteron 2хх и чипсете AMD 82хх. HT обозначает HyperTransport
- 41. AMD Opteron Dual-Core Architecture
- 42. Intel & AMD Разница между реализациями AMD и Intel с «технологической» точки зрения долгое время заключалась
- 43. Когерентность кэш-памяти
- 44. Когерентность кэш-памяти Протоколы поддержания когерентности кэшей: у процессоров Intel - «MESI», у процессоров AMD - «MOESI».
- 45. Write-Through
- 46. MESI MESI (Modified, Exclusive, Shared, Invalid) Modified - состояние (выделено желтым) соответствует измененной строке в кэш-памяти,
- 47. Кэш Чтение корректных данных и модификация
- 48. Кэш Чтение «устаревших» данных
- 49. MOESI MOESI (Modified, Owner, Exclusive, Shared, Invalid) Modified - состояние (выделено желтым) соответствует измененной строке в
- 50. Кэш Чтение «устаревших» данных
- 51. Кэш Чтение корректных данных и модификация
- 52. Pentium 4 Processor With HT
- 53. Pentium D Processor
- 54. Pentium 4 Processor With HT
- 55. Dual Gore Pentium Processor Extreme Edition
- 56. Реализация IA-64 Intel Itanium2
- 57. IA-32 / IA-64
- 58. Реализация IA-64: Intel Itanium2 Наиболее кардинальным нововведением IA-64 по сравнению с RISC является «явный параллелизм команд»
- 59. EPIC EPIC (Explicitly Parallel Instruction Computing) - явный параллелизм на уровне команд VLIW (Very long instruction
- 60. В обеих архитектурах явный параллелизм представлен уже на уровне команд, управляющих одновременной работой функциональных исполнительных устройств
- 61. Itanium 2 Конвейер в Itanium 2 состоит из 8 этапов, способен за один такт обрабатывать до
- 62. Функциональные устройства
- 63. Itanium 2 Каждая из инструкций при разборе связки направляется на соответствующий ее типу конвейер: (A) целочисленное
- 64. Формат связки команд IA-64 Связка имеет длину 128 разрядов. Она включает 3 поля – «слота» для
- 65. http://www.ixbt.com/cpu/ia64.html 14
- 66. IA-64 IA-64 перекладывает всю работу по оптимизации потока команд на компилятор. Каждый 128-битный пакет содержит шаблон
- 67. IA-64 Компиляторы для IA-64 используют технологию "отмеченных команд" (predication) для устранения потерь производительности из-за неправильно предсказанных
- 68. Конвейер Itanium Устройство предварительной обработки инструкций в порядке их следования в программном коде (front end). Исполнение
- 69. Конвейер CPU с внеочередным исполнением команд
- 70. Out-of-order Processor Pipeline (2)
- 71. 80-ядерный процессор Intel Teraflops Research Chip
- 72. Технология Teraflops основан на техпроцессе 65 нм. Процессор построен на одной подложке, объединившей 80 независимых процессорных
- 73. Ядро Intel Teraflops Каждое ядро состоит из блока обработки Processing Engine (PE), выполняющего все вычисления и
- 74. Роутер ядра используется для передачи данных и команд в сети между ядрами. Роутер каждого ядра имеет
- 75. Частоты и управление питанием
- 76. Синхронизация Разработчикам очень трудно обеспечить появление частотного сигнала в одно и то же время во всех
- 77. Чип может работать на нескольких скоростях, в зависимости от рабочего напряжения. При частоте 4 ГГц чип
- 78. Перспективы Процессор с производительностью, измеряющейся с приставкой тера- является переломным этапом. Intel заявляет, что следующим шагом
- 79. Что дальше?
- 81. Скачать презентацию