Содержание
- 4. Кроме ключевых слов entity, is, port и end, объявление объекта содержит следующие элементы:
- 5. Предопределенные синтезируемые типы данных языка VHDL bit boolean character bit_vector integer Встроенные операторы для типов integer
- 6. entity MUU_125 is port ( R, CLK, KOP, SNO: in BIT; F: in BIT_VECTOR (1 to
- 7. О правилах записи программы Как и в других языках программирования, в языке VHDL пробелы и переходы
- 8. Синтаксис определения архитектуры architecture architecture-name of entity-name is type declarations signal declarations constant declarations function definitions
- 9. Выделяют следующие стили проектирования и описания схем: структурный, потоковый, поведенческий, смешанный. Элементы потокового проектирования В потоковых
- 10. Синтаксис параллельных сигнальных операторов присваивания signal-name signal-name expression when boolean-expression else . . . expression when
- 11. D0 = A0 & A1 & E; D1 = A0 & A1 & E; D2 =
- 12. Листинг 1.2. Потоковая архитектура для дешифратора entity DECODER is port ( A0,A1,E: in BIT; D0,D1,D2,D3: out
- 13. Листинг 1.3. Потоковая архитектура для дешифратора entity decoder is port ( A: in BIT_VECTOR (1 downto
- 14. Листинг 1.4. Архитектура дешифратора, в которой использованы условные присваивания entity DECODER is port ( A: in
- 15. Листинг 1.5. Архитектура мультиплексора, в которой использовано условное присваивание entity MUX is port ( D: in
- 16. Синтаксис избирательного сигнального оператора присваивания with expression select signal-name signal-value when choices, . . . signal-value
- 17. Листинг 1.6. Архитектура дешифратора, в которой используется присваивание сигналу его значения по выбору entity DECODER is
- 18. Листинг 1.7. Архитектура устройства для обнаружения простых чисел, в которой используется присваивание сигналу его значения по
- 19. Листинг 1.8. Описание устройства для обнаружения простых чисел, носящее поведенческий характер entity KC is port (
- 20. Синтаксис оператора process process (signal-name, signal-name, ..., signal-name) – список чувствительностей процесса type declarations variable declarations
- 21. entity DECODER is port (A: in BIT_VECTOR (1 downto 0); E: in BIT; D: out BIT_VECTOR
- 22. Синтаксис оператора if if boolean-expression then sequential-statement end if; if boolean-expression then sequential-statement else sequential-statement end
- 23. entity decoder is port ( A: in BIT_VECTOR (1 downto 0); E: in BIT; D: out
- 24. Синтаксис оператора case case expression is when choices => sequential-statements . . . when choices =>
- 25. Архитектура устройства для обнаружения простых чисел, в которой использован оператор case entity KC is port (
- 26. entity DECODER is port ( A: in BIT_VECTOR (1 downto 0); E: in BIT; D: out
- 27. signal_name'attribute_name Например, предопределенный атрибут event ассоциируется с каким-либо сигналом, допустим, с сигналом CLOCK. Тогда атрибут запишется
- 28. entity D_ff is port ( clock, reset, D: in BIT; Q, QN: out BIT ); end
- 29. entity RG is port ( clk, R: in BIT; Q: out BIT_VECTOR (3 downto 0) );
- 31. Скачать презентацию