Взаимодействие основных узлов и устройств персонального компьютера при автоматическом выполнении команды
Содержание
- 2. Структура такого компьютера (процессора и оперативной памяти) приведена на следующем слайде. В составе ЭВМ кроме традиционных
- 3. Структура взаимодействия процессора I8086 и ОЗУ
- 4. Блок-схема имеет следующие узлы: 1. АЛУ (Арифметико-логическое устройство) 2. IP (Код команд из регистра команд) 3.
- 5. 11. DS (Сегментный регистр данных) 12. СS (Сегментный регистр команд) 13. ОЗУ (Оперативное запоминающее устройство) 14.
- 6. Поля команды 1. КОП (Код операции) 2. d (Поле определяющее операнд) 3. w (Поле определяющее разрядность
- 7. регистровая память; блок формирования адреса операнда (БФАО); двадцатиразрядные сумматоры для получения физических адресов данных (ΣФАД) и
- 8. На блок формирования адреса операнда поступают: сигналы от тактового генератора микропроцессора; коды полей второго байта выполняемой
- 9. БФАО вырабатывает следующие выходные сигналы: коды номера выбираемых регистров; сигналы считывания кодов с выбранных регистров; сигналы
- 10. Сумматоры физических адресов используются для получения адреса обращения к оперативной памяти с учетом ее сегментной организации.
- 11. Суть этапов выполнения команды остается без изменения по сравнению с классической ЭВМ: первый - выбор кода
- 12. Рассмотрим выполнение вышеуказанных этапов на примере следующей команды: ADD AL,[BX+disp8] Допустим, что ее первый байт находится
- 13. Первый этап. Код IP, то есть [IP] = i, передаётся на сумматор ΣФАК. На этот же
- 14. Второй этап. В начале второго этапа с помощью ДшКОп расшифровывается код операции выполняемой команды. Если выполняемая
- 15. кода регистра BX; кода disp L; кода сегментного регистра DS. Все указанные коды поступают на сумматор
- 16. Третий этап. Выбор второго операнда. В данном случае БФАО под воздействием сигнала с разряда w и
- 18. Скачать презентацию