TGS-Prüfungsfragen

ist eine 8-Bit Binärzahl, die dem Wert 15 im Dezimalsystem entspricht. (!(B-1) = Einerkomplement von B)

 

Zustände darstellen zu können.

 

(1000)
Kibibyte = 2^10 Byte (1024)
Allgemein:
Kilo, Mega, Giga, usw.: Basis 10
Kibi, Mebi, Gibi, usw.: Basis 2

PROM, EPROM, EEPROM, sowie Flash Speicher verwendet
EPROM kann durch UV – Licht neu programmiert werden
EEPROM kann elektrisch entladen und damit neu programmiert werden

Was passiert in jedem dieser einzelnen Schritte?

Maschinencode wird in Programmspeicher geladen
Fetch: Nächster auszuführender OpCode wird aus Program (auch Instruction) Counter gelesen ? Spezialregister das nächsten Befehl enthält
Decode: OpCode wird bitweise mit bekannten Mustern (Befehlsatz) verglichen, um Bedeutung herauszufinden
Falls OpCode mit Operand, wird Programm Counter inkrementiert, um Operanden auf nachfolgenden Speicherplatz zu lesen (bis alle Operanden gelesen sind)
Execute: OpCode wird ausgeführt; Programm Counter (PC) wird inkrementiert und zeigt damit auf den nächsten Befehl

passiert in jedem dieser Schritte?

der Speedup Enhanced (für dieses 1/4) geht gegen unendlich. Wie hoch ist der größtmögliche Gesamtspeedup?

(für diese 2/3) mindestens sein, damit sich der Gesamtspeedup des Systems verdoppelt?

und sagen Sie welche Variante im Alltag vorkommt (mit Bsp). (msb/lsb;MSB/LSB;Big/Little Endian)

Erklären Sie msb/lsb, MSB/LSB, Big/Little Endian
msb = most significant bit = Höchstwertigster bit
lsb = least significant bit = Niedrigwertigster bit
MSB = most significant Byte = Höchstwertigster Byte
LSB = least significant Byte = Niedrigwertigster Byte
Big und Little Endian entscheiden wo der höchstwertige Teil steht
Big Endian: höchstwertige Teil steht links
Little Endian: höchstwertige Teil steht rechts
Angenommen 1000 ist Big Endian, wäre 1 MSB und 0 LSB Im Alltag kommt Big Endian z.B. bei Zahlen vor:
1245:
1 ? höchstwertiger Teil (Tausenderstelle)
5 ? niederwertigster Teil (Einerstelle)

ist diese Zahl im Dezimalsystem ungefähr

<1000
Zwischen 1001 und 2000
Zwischen 2001 und 3000
> 3000? - Hex. Lösung: CA7 - Dezimal soll größer >3000 sein

die Formel dazu? Zu welchem Zahlensystem gehören sie?

alle drei Systeme haben als Basis ein Potenz von 2
Binär: B=2
Oktal: B=2^3=8
Hexadezimal: B=2^4=16
Formel für Stellenwertsysteme:
alle drei Systeme gehören zu den Stellenwertsystemen

wird um S Stellen nach links verschoben
x * B^S
Vorsicht vor Überläufen (Overflow)
Division:
Zahl wird um S Stellen nach rechts verschoben
x * B^(-S)
Vorsicht vor Unterläufen

Sie mindestens zwei Komplemente

entscheidend
und Mantisse(23bit) , für Genauigkeit entscheidend

werden. Wodurch wird bei Stellenwertsystemen der Wert einer Zahl bestimmt?

Dezimalsystem, binärsystem, usw.
Wert einer Zahl durch Form und Position der Zeichen
(Symbole) bestimmt (s.8)

kleiner als 0 sein? Wenn ja, wie kann dieser negative Wert gespeichert werden? Geben sie ein Beispiel an, bei dem der rechnerisch wirkende Exponent kleiner als 0 ist!

Ja, einfach eine Negative zahl ins IEEE 754 format umrechnen. (es geht um den rechnerischen exponent also zahl * 10^-X)

keine Punkte).

Mit double Precision kann man größere Zahlen speichern bzw. verarbeiten als mit Single Precision.
Korrekt – Man hat 11 bit statt 8 bit für den Exponenten, man kann das Komma um ca. 900 Stellen weiter verschieben als mit Single Precision!
Mit Double Precision treten im Gegensatz zu Single Precision keine Rundungsfehler mehr auf.
Falsch – Es können noch immer Rundungsfehler auftreten, jedoch sind diese bei Double Precision deutlich geringer (Single ca. 7 Dezimalstellen; Double ca. 15 Dezimalstellen)
Der rechnerisch wirkende Exponent einer Fließkommazahl (IEEE 754) kann nicht kleiner 0 sein.
Falsch – Er kann kleiner 0 sein, ansonsten könnte man keine Zahlen wie 0,0000321 darstellen, da diese in der Gleitkommadarstellung einen rechnerisch wirkenden Exponenten von -5 hätte.

Computer Rundungsfehler auftreten können. Welcher Teil der Fließkommazahl ist hier betroffen? Welche Möglichkeit gibt es, diese Rundungsfehler zu minimieren? Entsteht dadurch (Minimierung der Rundungsfehler) irgendein Nachteil?

Wegen Begrenzte Anzahl von Bits können nur bestimmte Werte dargestellt werden. infos in mikroprozessortechnik Buch Seite17.

auf n Zustände (s.18)

(IEEE 754 Standard)

Siehe Frage 8

alle Terme auf eine der Normalformen zu bringen!

DNF: (not a and b) or not c
Alle drei

da viele verschiedene Formen der Darstellung von logischen Aussagen möglich ist
z.B.: bei Computern: um Gatterschaltungen zu vereinfachen

= Konjunktive Normalform
Volldisjunktionen werden konjunktiv verknüpft „(x oder y) und (x oder z)“
Wahrheitstabelle aufstellen:
alle Zeilen mit Ergebnis 0 werden ausgewählt
wenn Eingangsvariable 1 ? negieren, ansonsten direkt übernehmen
Eingangsvariablen pro Zeile disjunktiv (=oder) verknüpfen
einzelne Zeilen konjunktiv (=und) verknüpfen
DNF = Disjunktive Normalform
Vollkonjunktionen werden disjunktiv verknüpft „(x und y) oder (x und z)“
Wahrheitstabelle aufstellen:
alle Zeilen mit Ergebnis 1 werden ausgewählt
wenn Eingangsvariable 0 ? negieren, ansonsten direkt übernehmen
Eingangsvariablen pro Zeile konjunktiv (=und) verknüpfen
einzelne Zeilen disjunktiv (=oder) verknüpfen

Variablen a, b und c an, wobei jede Variable auch mindestens einmal in negierter Form vorkommen soll!

KNF: (a und !b und c) oder (!a und b und !c)
DNF: (a oder !b oder c) und (!a oder b oder !c)

als auch der booleschen Algebra. Wie lauten jeweils die zugehörigen Formeln? Gibt es Unterschiede zwischen der Verwendung in Arithmetik und boolescher Algebra (wenn ja, welche)?

 

= !a und !b
Aus dem KV – Diagramm ist ablesbar das die erste De Morgansche Regel bewiesen ist.

= !a oder !b
Aus dem KV – Diagramm ist ablesbar das die minimale DNF = !a oder !b, wodurch auch die zweite De Morgansche Regel bewiesen ist.

KV-Diagramm mit n Eingangsvariablen und warum? Gibt es eine Obergrenze (upper limit) für die Anzahl der Eingangsvariablen? Begründen Sie Ihre Antwort?

Graphische Veranschaulichung des Verfahrens von Quine und McClusky
wird zum Vereinfachen von einer DNF verwendet und ermittelt die minimale DNF dieser
es gibt 2^n Felder bei n Eingangsvariablen, weil man genau 2^n Möglichkeiten hat einen Ausdruck (z.B. !a und b und !c) zu formen
ein KV – Diagramm ist für max. 4 Variablen sinnvoll anwendbar (ein Quadrat hat keine Seite für eine 5te Variable)

˄ c). Tragen Sie diesen Term in ein KV Diagramm mit den Eingangsvariablen a, b und c ein, und markieren Sie alle Blöcke.

Antilogie (kontradiktion), oder keines von beiden? Erklären Sie ihre Antwort!

Tautologie,
weil der Ausdruck immer 1 liefert

Gatter): wenn nicht geladen, fließt kein Strom
Drain (Senke, Abfluss): Strom fließt nach Source
Source (Quelle, Zufluss): Strom kommt von Drain
Bulk (Substrat)
Da der NMOS ohne Ansteuerung gesperrt ist, nennt man ihn selbstsperrend

verschiedenen Dotierungen, und beschriften Sie alle Anschlüsse. Erläutern Sie, auf welche Weise sich im NMOS ein leitender Kanal ausbilden kann.

Ein leitender Kanal bildet sich erst aus, wenn positive Gate-Spannung anliegt (rechts)

– Gate – Bulk
Varianten:
n – Kanal – MOSFET (NMOS)
p – Kanal – MOSFET (PMOS)
NMOS:
Gate nicht geladen: keine Ladungen im Kanal, kein Strom von Source nach Drain
Gate geladen: Kanal leitet
Aber: zusätzlich p-n-Übergang am Drain ? Sperrichtung
Also: NMOS leitet niedriges U_DS (Spannung_Drain_Source) falls hohes U_G (Spannung_Gate)
PMOS:
Im Vergleich zum NMOS alles umgedreht!
Niedriges Potential am Gate:
Kanal enthält Löcher, keine vollständige Rekombination
Also: PMOS leitet hohes U_DS (Spannung_Drain_Source) falls niedriges U_G (Spannung_Gate)
CMOS:
Kombination von NMOS- (Pull-down-Pfad) und PMOS- (Pull-up-Pfad) Technologie auf gemeinsamen Substrat

zwei Beispiele für logisch vollständige Gatter

Bsp. (NAND: liefert ‘0’ wenn alle Eingänge ‘1’ sind) , (NOR: liefert ‘0’ wenn mindestens ein Eingang ‘1’ ist)
Eine Gattermenge S wird als logisch vollständig bezeichnet, wenn alle Logikschaltungen damit erzeugt werden können. Die Vollständigkeit ist relativ einfach nachzuweisen, indem man die anderen Grundgatter aus den in S vorhandenen konstruiert.
Im Grunde reicht es sogar aus, S0 := {AND, OR, NOT} aus S zu erzeugen, da S0 nachweislich logisch vollständig ist.

einem Multiplexer mit 8 Eingangsleitungen benötigt und warum?

 

taktflanken-gesteurt.

Latch ist taktzustands-(taktpegel-)gesteuert. kann Zustand nur wechseln wenn Takt/Clock-Eingang aktiv (logisch 1) ist
kann mehrmals während aktiver Taktphase den Zustand wechseln
Zustand R = S = 1: weiterhin potentielle race condition

taktflanken-gesteurt.

FlipFlop ist taktflankengesteuert.
übernimmt den Eingangswert NUR zu dem Zeitpunkt, zu dem Takteingang von Low auf High wechselt

Welche Ein- und Ausgänge und welche zusätzlichen Leitungen gibt es jeweils? Nennen Sie jeweils mindestens eine Anwendung!

Decoder
Multiple Input, Multiple Output
Wandelt kodierten Input in kodierten Output um, wobei Input- und Output-Code unterschiedlich sind!
n-zu-2^n Decoder: n Eingänge, 2^n Ausgänge
Zu jeder Zeit ist nur ein Ausgang aktiv
Anwendung: Instruction Decoder (CPU)
Wandelt die Bits des Instruktionsregisters in Kontrollsignale um, die andere Teile der CPU steuern

Welche Ein- und Ausgänge und welche zusätzlichen Leitungen gibt es jeweils? Nennen Sie jeweils mindestens eine Anwendung!

Multiplexer
Multiple Input, Singe Output
der über die Steuereingänge gewählte Dateneingang wird unverändert zum Datenausgang geleitet
2^n = m Dateneingänge
n = log2(m) = ld(m) Steuereingänge
Anwendung: Tastatur
jede Taste wird per 7-8 bit codiert, bei Anschlag werden die bits aber nicht parallel sondern seriell (hintereinander) über eine einzige Leitung übertragen

(vollständige Bezeichnung!) Erläutern Sie kurz ihre wesentlichen Eigenschaften und wofür sie verwendet werden!

SRAM – Statisches RAM
schnelle Lesezugriffe und Umschaltzeiten
kein Refresh nötig, dennoch flüchtig
teurer, größer als DRAM
besteht aus taktgesteuerten Flip-Flops
(meist 6 Transistoren)
für Register, Akkumulatoren
und Caches verwendet

(vollständige Bezeichnung!) Erläutern Sie kurz ihre wesentlichen Eigenschaften und wofür sie verwendet werden!

DRAM – Dynamischer RAM
besteht aus Kondensator und Transistor
regelmäßiger Refresh nötig, sonst Datenverlust (32ms oder 64ms)
kleiner und billiger als SRAM ? Hauptspeicher
in Array angeordnet – immer ganze Zeile aktiv

Wofür stehen die Abkürzungen?

RAM = Random Access Memory
verwendet bei Hauptspeicher, Arbeitsspeicher, usw.
es kann in beliebiger Reihenfolge zugegriffen werden
Anwendungen und Daten die gerade bearbeitet oder gelesen werden, werden dazu in den Speicher geladen
flüchtiger Speicher
ROM = Read Only Memory
verwendet bei BIOS, Messgeräte, usw.
kann im normalen Betrieb nur gelesen werden
kommen zum Einsatz um Daten dauerhaft und unabänderlich zu speichern
nicht flüchtiger Speicher

grundlegenden Eigenschaften von Registern

Registersatz: Nach außen „sichtbare“ Register. Er besteht aus:
Universalregister: für verschiedene Zwecke verwendbar
Adressregister: Speichern Speicheradressen eines Operanden oder Befehls
Spezialregistern: für bestimmte Zwecke vorgesehen
Befehlszählregister: Speicheradresse des nächsten Befehls
Befehlsregister: aktueller Befehl
Statusregister: z.B. auftreten eines Überlaufs
Register:
ein Speicherbereich innerhalb eines Prozessors
durch internen Datenbus meist direkt mit ALU verbunden
schneller und kleiner als Hauptspeicher
gewisse Breite, meist 8,16,32,64…Bit (besteht aus Flip-Flops, 1 Bit je)

ALU?

ALU = Arithmetical Logical Unit
führt die vom Steuerwerk verlangten logischen und arithmetischen Operationen aus
wird vom Steuerwerk nach Dekodierung einer entsprechenden Instruktion angesprochen
keine eigenen Speicherzellen: es werden Operandenregister auf die Dateingänge für die Zeit der Berechnung aufgeschaltet

kann er addieren? Wie viele Stellen können diese Binärzahlen haben?

kann mit Volladdierer oder Halbadderier beginnen
2 n-stellige Binärzahlen addieren (A_n bzw. B_n = msb; A_0 bzw. B_0 = lsb)
Übertrag der jeweils niederwertigeren Stelle muss berücksichtigt werden
Nachteil:
jeder Addierer braucht vorher das C_Out des vorherigen Addierers
im Worst – Case muss das Carry – Bit die ganze Schaltung durchlaufen (carry propagation)

kann er addieren? Wie viele Stellen können diese Binärzahlen haben?

Lösungen:
Carry – Skip – Addierer
Volladdierer werden gruppiert
Zusatzlogik untersucht, ob sich ein Übertrag durch gesamt Gruppe propagiert
wenn ja, wird dies der nächsten Gruppe gemeldet, damit diese ebenfalls mit der Berechnung anfangen kann

kann er addieren? Wie viele Stellen können diese Binärzahlen haben?

Carry – Look – Ahead – Addierer
Überträge werden bereits im ersten Additionsschritt ermittelt
größerer Schaltungsaufwand nötig
nur für kleine Wortbreiten (länge der Binärzahlen) effektuv

und 8 Bitleitungen. Erklären Sie, wie die Speicheradresse 01|101 geschrieben bzw. gelesen werden kann.

Speicheradresse wird auf 01 und 101 aufgeteilt
01 geht an den Zeilenadressdecoder
die Wortleitung 1 wird aktiviert
101 geht an den Spaltenadressdecoder
die Bitleitung 5 wird aktiviert
nur das Signal dieser Bitleitung wird gelesen/geschrieben

Stellen können diese Binärzahlen haben? Wie viele Binärzahlen kann ein Carry-Ripple Addierer addieren und wie viele Stellen können diese Binärzahlen haben?

Volladdierer:
Ein 1 bit Volladdierer kann 3 einstellige Binärzahlen addieren (E1, E2, C_IN)
Carry – Ripple – Addierer:
2 n-stellige Binärzahlen können addiert werden

(RAM/ROM) von Halbaleiterspeichern (engl. Semiconductor) gehören Flash-Speicher?

Flash – Speicher ist eine spezielle EEPROM – Variante
Löschen/Beschreiben der Zellen erfordert geringere Spannungen/Ströme
nur ganze Blöcke von Zellen löschbar/beschreibbar
arbeitet ähnlich wie RAM-Baustein, aber nicht – flüchtig
z.B.: SSD, USB – Memory – Stick, usw.

den grundsätzlichen Aufbau einer SRAM-Zelle! (Vergessen Sie nicht auf Wort- und Bit-Leitungen)

SRAM-Zelle besteht meist aus 6 Transistoren (s.371/373)

an den Rest des Systems gebunden?

sind interne Kommunikationsleitungen
über Busse können verschiedene interne Systeme miteinander verbunden werden
Die CPU ist über den Systembus an das System angeschlossen, Weiterverbindung über:
Datenbus
Adressbus
Steuerbus

sich vollständig am physikalischem Speicher (RAM)
virtuelle Adressraum:
ist unabhängig vom physikalisch vorhandenen Speicher
wird meist auf Festplatte in einer sogenannten Page Datei ausgelagert
Programme behandeln den Adressraum gleich wie den RAM
Organisation übernimmt das Betriebssystem

Miss Rate = Misses/Speicherzugriff
spiegelt die Misses für alle Speicherzugriffe wieder
MPI = Misses/Instruktion
spiegelt die Misses pro Instruktion wieder
in einer Instruktion kann es mehrere Speicherzugriffe geben

in kann auch durch das Betriebssystem (System Call), durch sich selbst (Aufgabe erfüllt) oder durch höhere Macht (Stromausfall) beendet werden
Der Benutzer ist für den Speicherschutz zwischen Prozessen verantwortlich.
Falsch – bei der Prozesserzeugung wird automatisch ein eigener Adressraum für den Prozess angelegt, der vor anderen Prozessen geschützt ist
Ein Thread ist ein Programm in Ausführung.
Falsch – ein Prozess ist ein Programm in Ausführung und dieser Prozess kann mehrere Threads enthalten
Viele Context Swichtes in kurzer Zeit können einen negativen Einfluss auf die Performance eines Systems haben.
Richtig – Context Swichtes brauchen eine gewisse Zeit, da der Zustand von P1 gespeichert und der Zustand von P2 geladen werden muss, bei vielen kann es zu einem zu großen Overhead kommen

Prozesse mit langer Ausführungszeit zuerst ausgeführt werden.
Falsch – Dadurch würde die Wartezeit für spätere Prozesse extrem steigen. Es ist genau umgekehrt, Prozesse mit kurzer Ausführungszeit werden zuerst ausgeführt
In interaktiven Betriebssystem gibt es üblicherweise weniger Context Switches als in Stapelverarbeitungssystemen.
Falsch – interaktive Betriebssysteme haben üblicherweise mehr Context Switches als Stapelverarbeitungssysteme, da sie versuchen alle Prozesse möglichst gleichzeitig abzuarbeiten
Round Robin Scheduling minimiert die durchschnittliche Wartezeit pro Prozess.
Richtig – jeder Prozess ist maximal für ein Quantum aktiv bis ihm die CPU wieder genommen wird, dadurch wird die CPU auf alle Prozesse fair aufgeteilt. Jedoch ist fraglich ob wirklich das Minimum an Wartezeit erreicht wird.

bei Speichermangel im Hauptspeicher (RAM) eingesetzt
wird von der Memory Management Unit (MMU) auf der CPU geregelt
virtueller Adressraum ist unabhängig vom physikalisch vorhandenen Arbeitsspeicher
virtuelle Adresse wird zu einer physikalischen Adresse
bei Speichermangel werden Bereiche in Massenspeicher ausgelagert (Paging)

Caches verwendet.

CPU wurde in größerem Maße schneller, als der Hauptspeicher
teilweise dauert der Speicherzugriff oft mehr als 10 CPU-Takte
CPU – Designziel: pro Takt einen Befehl abarbeiten
Daten und Code müssen schnell genug aus Speicher geliefert werden, ansonsten wäre der Fortschritt bei den CPU´s sinnlos
deswegen wurden Caches (kleine, schnelle Zwischenspeicher) eingeführt

dieser Komponenten mit einem Satz.

Registersatz: Register, um Daten innerhalb des Prozessors speichern zu können
Steuerwerk: Verantwortlich für Ablaufsteuerung
Operationswerk (ALU): Eigentliche Datenverarbeitung
Adresswerk: Um auf Daten und Code im Hauptspeicher zugreifen zu können
Systembus – Schnittstelle: Datenverkehr mit Rest des Systems

beim Pipelining auftreten können und diskutieren Sie pro Problem mindestens eine Lösung.

Ziel ist Zusammenlegung mehrerer Befehle zur gleichen Zeit. In jedem Takt:
Fertigen Befehl herausnehmen
Jeden anderen Befehl in nächste Bearbeitungsstufe
Neuen Befehl in erste Stufe
Takt 1-5: Latenzzeit nur beim Befüllen relevant
Takt 6-8: Ein Befehl pro Takt
Nach befüllen theoretisch 100% Auslastung möglich

beim Pipelining auftreten können und diskutieren Sie pro Problem mindestens eine Lösung.

Probleme:
Interlocks:
Hauptspeicherzugriff, kann nicht immer in einem Takt erfolgen
Nur dann, wenn Datum in L1 – Cache und dieser in vollem CPU – Takt betrieben
Data Hazards / Read – After – Write Hazard (Datenabhängigkeit):
Befehl 1 schreibt in Register das von Befehl 2 gelesen werden muss
Befehl 2 muss warten, bis Befehl 2 fertig
Lösung:
Leerbefehl (Leistungseinbußen),
Lösung über Compiler (Datenabhängigkeiten erkennen und gegebenenfalls Instruktionen umordnen)
Bedingte Sprungbefehle:

beim Pipelining auftreten können und diskutieren Sie pro Problem mindestens eine Lösung.

Probleme:
Bedingte Sprungbefehle:
Programmteile können übersprungen werden
Sprungziel (Program Counter!) erst nach Auswertung (Ausführung) bekannt
Lösung:
Branch Prediction (Annahme ob Sprung genommen), wenn richtig kein Zeitverlust
Branch History Table:
Sprungbefehle im aktuellen Programmablauf beobachten und Statistik aufstellen
sehr aufwändig ? 99% Trefferquote

Sie mindestens zwei Problem beim Pipelining auftreten können? Welche Lösungsmöglichkeiten gibt es?

Siehe frage 33

die Unterschiede zwischen diesen beiden Architekturen?

CISC, Complex Instruction Set Computer
viele, verhältnismäßig mächtige Einzelbefehle
Mikroprogrammierung: Sequenzen für Steuerung der CPU werden aus Mikrocode – ROM abgerufen
Befehlssatz wurde immer größer und immer kompliziertere Befehle
Vorteile:
auf Software – Ebene erweiterbar
Fehlerbehebung: Neuer Mikrocode auch beim Kunden einspielbar
Kompatibilität – Emulation: Befehlssatz von Vorgängern auf SW – Ebene nachbildbar
Nachteile:
Dekodierung der vielen komplexen Befehle sehr aufwändig
Dekodierungseinheit brauchte mehr Zeit und Platz auf Chip

die Unterschiede zwischen diesen beiden Architekturen?

RISC, Reduced Instruction Set Computer
kein Mikrocode, keine algorithmische Abarbeitung
Befehl muss in Hardware implementiert sein
enthält keine komplizierten Befehle
Ziel: Möglichst in jedem Takt einen Befehl bearbeiten (Skalarität; >1 ? superskalar)
Computer heute haben meist eine Mischung aus beiden Architekturen

des Level 1 (L1) Caches wie folgt berechnet werden kann: MP(L1) = HitTime(L2) + MR(L2) * MP(L2) (3P)

wenn die Daten im L1 Cache nicht gefunden werden, wird im L2 Cache gesucht
daher setzt sich die Miss Penalty (MP) von L1, aus der HitTime auf den L2 + der MP vom L2,
die allerdings nur bei einem Cache Miss auftritt
und deswegen mit der Miss Rate vom L2 multipliziert wird

stark fragmentierte Daten? Welche(r) Teil(e) der Gesamttrasferzeit (T_a = T_s + T_r + T) sind betroffen? (2P)

Defragmentiert:
logisch zusammengehörende Daten liegen nebeneinander
Lesekopf muss im Idealfall nur einmal an die richtige Position gebracht werden
Fragmentiert:
logisch zusammengehörende Daten, sind auf der ganzen Festplatte verteilt
Lesekopf muss n-mal an die richtige Position gebracht werden
T_a = n * (T_s + T_r) + T

Arten von Lokalität?

auf (Haupt-)Speicher wird meist nicht völlig zufällig zugegriffen
2 Prinzipien:
Räumliche Lokalität: Häufig Zugriffe auf Adressen, die in der Nähe kürzlich benutzter Adressen liegen
Zeitliche Lokalität: Folgezugriffe auf kürzlich benutzte Adresse
Ziel: kürzlich benutzte Daten möglichst lange im Cache halten
Nach Hauptspeicherzugriff wird nicht nur Inhalt der adressierten Speicherzelle im Cache aufbewahrt (zeitliche Lokalität), sondern gleich der ganze Speicherblock (räumliche Lokalität), in dem die Speicherzelle liegt

Penalty

 

für die Auslastung einer CPU ist.

Wenn ein Job auf I/O wartet, wird ein anderer Jobausgeführt ? Speicherschutz etc. notwendig
es entsteht eine Konkurrenz um die CPU Zeit innerhalb der Jobs

Ressourcenverwaltung, Ausführungsverwaltung, Speicherschutz, und Effizienz

Prozess = Programm in Ausführung
jeder Prozess ist einem Adressraum zugeordnet
besteht aus Liste von Speicherstellen
beinhaltet: ausführbares Programm, Programmdaten, etc.
jedem Prozess ist eine Ressourcenmenge zugeteilt
Register, geöffnete Dateien, Liste verbundener Prozessoren etc.
Thread = Art Prozess innerhalb eines Prozesses, jedoch
leichtgewichtiger als Prozesse: ca. 10-100x schneller zu erzeugen und zu zerstören, dafür schwieriger zu implementieren
ohne eigenem Adressraum (teilen sich Ressourcen, kein Speicherschutz)
selbe Zustände wie Prozesse

Ressourcenverwaltung, Ausführungsverwaltung, Speicherschutz, und Effizienz

Unterschiede
Prozess Modell: Bündelung von Ressourcen & Ausführung
bei Threads ist das aufgetrennt
Ressourcenverwaltung: Threads teilen sich die Ressourcen; kein Speicherschutz
Ausführungsverwaltung: Threads erweitern das Prozess Modell um die Möglichkeit, mehrere Ausführungsfäden, die sich in hohem Grade unabhängig voneinander verhalten, in derselben Prozessumgebung laufen zu lassen

Context Switches in kurzer Zeit einen negativen Einfluss auf die Performance haben?(Tipp: siehe s.738)

ein context switch (Prozesswechsel) tritt dann auf, wenn ein noch nicht fertiger, rechnender Prozess A die CPU freigeben muss, damit ein anderer Prozess B diese verwenden kann
ein context switch inkludiert:
die Speicherung des Zustandes von Prozess A
das Laden des Zustandes von Prozess B
Laden und Speichern erfordert einen gewissen Zeitaufwand
wie in der Abb. zu erkennen ist dauert ein Context Switch normalerweise kürzer als die Ausführungszeit eines Prozesses/Thread. Kommt es jedoch zu vielen Context Switches in kurzer Zeit, kann es passieren, das die Zeit für Context Switches größer ist, als die Zeit in der ein Prozess/Thread ausgeführt wird.

getroffen werden kann/muss?

Neuer (Kind-)Prozess wurde erzeugt
(Gerade rechnender) Prozess wurde beendet
(Gerade rechnender) Prozess ist blockiert, z.B. wegen I/O
Interrupt von I/O – Gerät (z.B. Transfer fertig)
Prozess benutzt CPU schon für einen gewissen Zeitraum
Ziele
Fairness: Jeder Prozess bekommt CPU – Zeit
Policy Enforcement: Vorgegebene Strategien durchsetzen
Balance: Alle Systemteile möglichst gut auslasten

Warum ist das Prinzip des ‚Aging‘ sinnvoll?

Non-preemptive Scheduling:
Prozess kann solange die CPU benutzen bis er blockiert oder bis er freiwillig die CPU freigibt
Preemptive Scheduling:
Prozess darf CPU nur für bestimmte Zeit beanspruchen
nach dieser Zeit wird der Prozess unterbrochen (egal ob fertig oder nicht)
anderer Prozess wird ausgeführt, fall rechenbereit
erfordert Taktgeber
Priority Schedulung:
Prozess wird Priorität zugeordnet
Prozess mit höchster Priorität (bei Aging = 0) wird ausgeführt
Aging:
Priorität des laufenden Prozesse wird zwecks Fairness üblicherweise verringert

Betriebssysteme verwalten jedoch ansonsten keine weiteren Betriebsmittel
 Falsch - Betriebssysteme verwalten auch ein und Ausgabegeräte 
verwalten Speicher (Register, Caches, Ram, Disk, usw.).. also insgesamt CPU Speicher
2. Betriebssysteme ermöglichen zwar die Verwendung unterschiedlicher Hardware, dadurch wird die Kommunikation zwischen Anwendungsprogrammen und der darunter liegenden Hardware jedoch meist noch komplizierter.
 Falsch- Treiber vereinfachen die Kommunikation
3. Bei einem Deadlock versucht ein Prozess einen anderen Prozess zu terminieren (zu töten)
 Falsch-Deadlock entsteht wenn ein Prozess auf Ressourcen zu greifen will diese jedoch von einem anderen Prozess verwendet werden.
4. Bei Multiprogramming können mehrere Prozesse gleichzeitig auf derselben CPU (derselben ALU) rechnen.
 Falsch-Prozesse können nur nacheinander oder zwischendurch bearbeitet werden nicht gleichzeitig
5. Alle Threads innerhalb eines Prozesses haben einen unterschiedlichen Adressrau,.
 Falsch- Sie teilen sich den Adressraum des Prozesses 
.

Da jeder Thread für sich selbständig arbeitet
7. Das Betriebssystem ist für den Speicherschutz zwischen Threads desselben Prozesses verantwortlich.
 Falsch- Für den schutz der Threads ist der Programmierer zuständig
8. Ein sehr kurzes Quantum beim Round-Robin Scheduling ist immer besser als ein langes Quantum
 Falsch-ist die zeit zu kurz kommt es zu vielen Context switsches
9. Die Ausführung von Systemaufrufen (zB.: read, write, ...) wird vom Compiler gesteuert.
 Falsch- der Compailer übersetzt ein Programm A der Sprache Ai in ein Programm B der Sprache Bi --- es wird von Betriebssystem gesteuert.
10. Ein context switch hat keinen negativen Einfluss auf die Performance eines Systems.
 Falsch- Der Context zwischen muss den alten Prozess speicher bevor er den neuen ausführt

Betriebsysteme JA/NEIN Fragen

dass Prozesse mit kurzer Ausführungszeit zuerst ausgeführt werden. Richtig – Wenn die Prozesse mit der kürzeren Ausführungszeit zuerst an die Reihe kommen, müssen die anderen Prozesse nicht solange warten, bis der Prozess beendet ist und sie selbst dran kommen
 12. Bei pre-emptive CPU Scheduling Strategien können Prozesse vorzeitig beendet (terminiert) werden.
 Falsch - Prozesse können nur kurzeitig blockiert werden
13. Beim Priority Scheduling mit Aging wird "Aging" dazu verwendet, um das Alter des jeweiligen Prozesses anzugeben.
 Falsch- Aging erhöht die Priorität 0=gut , hoch=schlecht 
 Priorität des laufenden Prozesses wird zwecks Fairness üblicherweise mit der Zeit verringert.

Betriebsysteme JA/NEIN Fragen

in Stapelverarbeitungssystemen. Richtig – bei Stapelverarbeitungssystemen wird versucht den Durchsatz (Jobs/h) zu maximieren um schneller mit den Aufgaben fertig zu werden. Bei interaktiven Betriebssystemen wird versucht die Abarbeitung von Prozessen möglichst „zeitgleich“ darzustellen, wodurch es öfters zu Context Switches kommt
15. Priority Scheduling minimiert die durchschnittliche Wartezeit pro Prozess. Falsch – nur weil ein Prozess eine höhere Priorität hat, muss es nicht sein, dass er weniger Zyklen benötigt bis er fertig ist, wie andere Prozesse mit einer höheren Priorität

Betriebsysteme JA/NEIN Fragen