Содержание
- 2. Разрешенные варианты расположения элемента в схеме
- 3. Изображение полей микросхем
- 4. Изображение полей микросхем
- 5. Группы элементов в одной колонке
- 6. Изображение статических входа и выхода
- 7. Изображение инверсного статического входа
- 8. Изображение инверсного статического выхода
- 9. Изображение прямого динамического входа
- 10. Изображение инверсного динамического входа
- 11. Изображение выводов, не несущих логической информации
- 12. Изображение группы совмещенных элементов и содержащих одинаковую информацию
- 13. Изображение группы совмещенных элементов и содержащих одинаковую информацию
- 14. Изображение группы совмещенных элементов и содержащих одинаковую информацию
- 15. Упрощение изображения элемента монтажной логики
- 16. Логический элемент с таблицей истинности
- 17. Возможные варианты реализации таблицы истинности
- 18. Возможные варианты реализации таблицы истинности
- 19. Упрощение изображений схемы за счет учета взаимосвязи выводов
- 20. Упрощение изображения элементов и связей
- 21. УГО сложной цифровой логики
- 22. УГО сложной цифровой логики
- 23. УГО сложной цифровой логики
- 24. УГО сложной цифровой логики
- 25. УГО сложной цифровой логики
- 26. УГО сложной цифровой функциональной микросхемы
- 27. УГО сложной цифровой функциональной микросхемы
- 28. УГО сложной цифровой функциональной микросхемы
- 29. УГО сложной цифровой функциональной микросхемы
- 30. УГО сложной цифровой функциональной микросхемы
- 31. УГО сложной цифровой функциональной микросхемы
- 32. УГО набора нелогических элементов (транзисторов) структуры PNP и NPN
- 33. УГО набора нелогических элементов: диодов (прямая полярность) и резисторов
- 34. Общее обозначение открытого вывода Обозначение открытых выводов
- 35. Открытый коллектор PNP транзистора Открытый эмиттер NPN транзистора Открытый сток полевого транзистора с Р каналом Открытый
- 37. Скачать презентацию