фон нейман

Faculty, Electronic Devices & Systems, 7th semester,2010 Dr. Mokhovikov Alexander Yurievich

Neumann J. and co. “Preliminary Discussion of the Logical Design of an Electronic Computing Instrument” — Institute for Advanced Study, Princeton, N. J., July 1946

Принципы фон Неймана

Принцип двоичности: Для представления данных и команд используется двоичная система счисления

Принцип программного управления:
Программа состоит из набора команд, которые выполняются процессором друг за другом в определённой последовательности

Принцип однородности памяти: Как программы (команды), так и данные хранятся в одной и той же памяти (и кодируются в одной и той же системе счисления — чаще всего двоичной). Над командами можно выполнять такие же действия, как и над данными

Принцип адресуемости памяти: Структурно основная память состоит из пронумерованных ячеек; процессору в произвольный момент времени доступна любая ячейка

Принцип последовательного программного управления: Все команды располагаются в памяти и выполняются последовательно, одна после завершения другой

Принцип условного перехода: Команды из программы не всегда выполняются одна за другой. Возможно присутствие в программе команд условного перехода, которые изменяют последовательность выполнения команд в зависимости от значений данных

Faculty, Electronic Devices & Systems, 7th semester,2010 Dr. Mokhovikov

Под архитектурой фон Неймана, подразумевают физическое отделение процессорного модуля от
устройств хранения программ и данных.

!

Машина фон Неймана

}

Выполняемые действия определяются
блоком управления и АЛУ, которые вместе
являются основой центрального процессора(CPU)

CPU:центральный процессор

Имеет

выбирает и исполняет

команды из памяти последовательно,
а адрес очередной команды задается
«счетчиком адреса» в блока управления.

Набор регистров, часть которых доступна для хранения операндов, выполнения действий над ними и формирования адреса инструкций и операндов в памяти, другая часть – для системных целей

Faculty, Electronic Devices & Systems, 7th semester,2010 Dr. Mokhovikov

Оперативная память(ОЗУ)

Оперативная память – самый большой массив ячеек памяти
со смежными адресами – реализуется, как правило, на модулях(микросхемах) динамической памяти.

Для повышения производительности обмена данными(включая и считывание команд)
оперативная память кэшируется сверхоперативной памятью(CACHE)

Cache I,II территориально располагаются в микропроцессоре

Оперативная память вместе с кэшем всех уровней представляет собой единый массив памяти, непосредственно
доступный процессору для R/W data + R program code

ОЗУ

ПЗУ

Единое пространство с линейной адресацией

Дополняется

Устройствами хранения данных

Faculty, Electronic Devices & Systems, 7th semester,2010 Dr. Mokhovikov

Устройства ввода-вывода

Служат для преобразования информации из внутреннего представления в компьютере(биты и байты) в форму, доступную для окружению, и обратно.

Input/output devices

Периферия

Faculty, Electronic Devices & Systems, 7th semester,2010 Dr. Mokhovikov

Пространства памяти и ввода-вывода неравнозначны не только по объёму,
но и по способам обращения

!

Способы адресации

ПАМЯТИ

I/O

>9

2

Виртуальная адресация:
Иллюзия создания ROM
гигантского размера (если ОС поддерживает)

создается

С помощью устройств хранения и paging

Реальная адресация к памяти – в этом случае физический
адрес совпадает с логическим.

К портам I/O обращаются
только по реальным
адресам, а виртуализация
возможна только
программными средствами

Логический адрес текущей выполняемой инструкции хранится в указателе инструкций(IP),
который соответствует счетчику команд фон-неймановской машины

Faculty, Electronic Devices & Systems, 7th semester,2010 Dr. Mokhovikov

Архитектура и микроархитектура процессора

Архитектура процессора – это его программная модель,
то есть программно-видимые свойства.

Микроархитектура процессора – это внутренняя реализация этой
программной модели.

Микроархитектура

Конвейеризация (pipelining)

Переименование регистров(register renaming)

Продвижение данных
(data forwarding)

Предсказание переходов
(branch prediction)

Исполнение по предложению (Speculative execution)

Исполнение с изменением последовательности инструкции(out-of-order execution)

Faculty, Electronic Devices & Systems, 7th semester,2010 Dr. Mokhovikov

Конвейеризация (pipelining):
Предполагает разбивку выполнения каждой инструкции на несколько этапов,
причем каждый этап выполняется на своей ступени конвейера процессора

Одновременно может обрабатываться несколько инструкций, и
производительность процессора можно оценивать темпом выхода
инструкций со всех его конвейеров

Для достижения максимальной производительности процессора
Надо обеспечить полную загрузку конвейеров с минимальным числом
лишних штрафных циклов(penalty cycles).

Суперконвейерная архитектура в настоящее время имеет от 20 конвейеров

Переименование регистров (register renaming):
Позволяет обойти архитектурное
ограничение на возможность параллельного
исполнения инструкций
(доступно всего лишь 8 общих регистров)

При записи промежуточных результатов
устанавливается соответствие логических имен
и физических регистров

Т.о., одновременно может исполнятся несколько
инструкций, ссылающихся на одно и тоже
логическое имя регистра, при условии, что между
ними нет фактических зависимостей по данным.

Faculty, Electronic Devices & Systems, 7th semester,2010 Dr. Mokhovikov

Продвижение данных
(data forwarding):
Подразумевает начало исполнения
инструкции до готовности всех
операндов. При этом выполняются
Все возможные действия, и декодированная
инструкция с одним операндом помещается
в исполнительное устройство, где дожидается
готовности второго операнда, выходящего с
другого конвейера.

Предсказание переходов
(branch prediction):
Позволяет продолжать выборку и декодирование потока инструкций после выборки инструкций ветвления(условного перехода),не дожидаясь проверки условия.

Faculty, Electronic Devices & Systems, 7th semester,2010 Dr. Mokhovikov

Faculty, Electronic Devices & Systems, 7th semester,2010 Dr. Mokhovikov

Faculty, Electronic Devices & Systems, 7th semester,2010 Dr. Mokhovikov

Faculty, Electronic Devices & Systems, 7th semester,2010 Dr. Mokhovikov

Faculty, Electronic Devices & Systems, 7th semester,2010 Dr. Mokhovikov