Организация модулей запоминающих устройств

разрядов шины данных

Рисунок 2 − Объединение микросхем памяти для увеличения разрядности шины данных

NR × NC. Старшие L разрядов входного адреса поступают на дешифратор, выходы которого соединяются с входами CS микросхем ЗУ соответствующих строк матрицы.
Входы и выходы данных одноименных разрядов микросхем ЗУ в столбцах матрицы соединяются соответственно (предполагается, что выходы невыбранных микросхем памяти находятся в состоянии высокого импеданса)

старший адресный разряд А16 управляет прохождением сигнала –CS на одну из микросхем (при нулевом уровне на дополнительном адресном разряде сигнал –CS проходит на левую по рисунку микросхему, при единичном уровне – на правую по рисунку микросхему).

адресных разрядов без всяких последствий для функционирования памяти.
Например, сигнал, поступающий на разряд А0, можно с тем же успехом подавать на А7, сигнал, приходящий на А7, подавать на А3, сигнал, приходящий на А3, подавать на А10 и так далее.
Поскольку информация в оперативную память записывается по тем же самым адресам, по которым потом и читается, то перестановка адресных разрядов изменяет только номер ячейки, в которую записывается информация и из которой затем читается эта же информация. Такая взаимозаменяемость адресных входов оперативной памяти бывает полезной при проектировании разводки печатных плат.
В случае ПЗУ это правило не работает, так как там информация записана раз и навсегда, и читать ее надо по тем же адресам, по которым ее ранее записали.

на микросхемах ЗУ, который конструктивно реализуются в виде одного или нескольких типовых элементов замены (ТЭЗов).
Используя модули памяти можно построить блок памяти еще большей емкости, причем принципы построения блока памяти на модулях памяти (ТЭЗах) аналогичны принципам построения модуля памяти на микросхемах ЗУ.

матрица микросхем ЗУ NR×NC

схемы управления

регистр адреса - RGA;
дешифратор выбора строк матрицы микросхем ОЗУ с помощью сигналов на входах CS микросхем – DC_CS;
регистры входных RG_DI и выходных RG_DO данных;
блок управления ОЗУ СОМ и буферные формирователи - ВFA, ВFCS, ВFWR/RD, ВFDO

следующие:

емкость модуля памяти;
ограничения на значения внешних параметров модуля памяти (время выборки, период обращения, потребляемая мощность, надежность, температурный диапазон окружающей среды и др.);
электрические параметры и временное расположение входных и выходных сигналов в режимах записи и считывания;
серии логических элементов, которые могут быть использованы в схемах управления; некоторые специальные требования к модулю памяти;
целевая функция проектирования.