Память

Характеристики

Общие характеристики

Объем

Быстродействие

Энергозависимость

Стоимость

Объем на единицу объема (площади)

Время доступа на запись

Время доступа на

Идеальная память

Объем

Быстродействие

Энергонезависимость

Стоимость

При современных технологиях либо одно, либо другое

Твердотельная память

Быстродействие

Энергонезависимость

ПОЛУПРОВОДНИКОВАЯ ПАМЯТЬ

RS триггер - простейшая запоминающая ячейка

КМОП инвертор

SRAM - статическая память

P-MOS

N-MOS

6-и транзисторная ячейка статической памяти SRAM

Ключи доступа

RS триггер

SRAM

4-х транзисторная ячейка статической памяти SRAM

SRAM

Матричная организация ячеек памяти с произвольным доступом

SRAM

SRAM

Асинхронная

Синхронная

SRAM

Сигналы управления:
-CS (Crystal Select) – выбор микросхемы.
-WE (Write Enable) – разрешение

Features
Fast access time: 7, 8, 10, 12 ns
CMOS low

ПРИМЕР: 4Mb асинхронная SRAM GS74108 с организацией 512Кх8.
Временные диаграммы. Чтение.

Сигналы управления

ПРИМЕР: 4Mb асинхронная SRAM GS74108 с организацией 512Кх8.
Временные диаграммы. Запись.

Режим Intel

ПРИМЕР: 4Mb асинхронная SRAM GS74108 с организацией 512Кх8.
Временные диаграммы. Запись.

При записи

Регистры для защелкивания адресов и сигналов управления

На шину данных тоже ставятся

Flow-through (F/T) Synchronous SRAM

Синхронная SRAM

Pipelined (P/L) Synchronous SRAM

Синхронная SRAM

BURST SRAM

Синхронная SRAM

Ограничения SRAM

Большая ячейка памяти: 6 транзисторов.
Мало ячеек на кристалле.
Большая цена

Ячейка DRAM

Ячейка динамической памяти:
Достоинство – простота
Недостаток – время хранения заряда

Ячейка DRAM: проблема чтения

Как почувствовать заряд заряжена ли емкость в ячейке

Ячейка DRAM: проблема чтения

Аналогия с неустойчивым равновесием

Куда упадет?

0

1

Два устойчивых состояния

Ячейка DRAM: проблема чтения

Аналогия с неустойчивым равновесием

Очень маленькое воздействие приносит определенность

0

1

Два

Ячейка DRAM: проблема чтения

Аналогия с неустойчивым равновесием

0

1

0

1

Схема чтения-регенерации DRAM

Усилитель регенерации SA

При выборе строки происходит регенерация всех ячеек,

Матрица DRAM

Необходимо уменьшить количество проводов

Интерфейс DRAM

Мультиплексирование адресов строки и колонки

20 адресных линий обеспечивают доступ к

Режимы доступа DRAM

Normal Mode

Fast Page Mode

Режимы доступа DRAM

Nibble Mode

EDO Page Mode

Enhanced Data Out

Основные способы регенерации DRAM

SDRAM

Счетчик адресов

SDRAM

Конвейер