Обмен с компьютером через COM порт в ATMEGA16

Июль 31, 2022

Главная
Разное
Обмен с компьютером через COM порт в ATMEGA16

Содержание

2. Универсальный синхронный/асинхронный приемо-передатчик Все без исключения микроконтроллеры семейства Mega имеют в своем составе от одного до
3. Модули USART в микроконтроллерах семейства Mega
4. Модули USART в микроконтроллерах семейства Mega Модули USART, реализованные в микроконтроллерах семейства, могут обнаруживать следующие внештатные
5. Выводы, используемые модулями USART
6. Схема модуля USART
7. Размещение регистров данных модулей USART
8. Регистры управления и состояния модулей USART
9. Формат регистров UCSRA (UCSRnA)
10. Биты регистров UCSRA (UCSRnA)
11. Формат регистров UCSRB(UCSRnB)
12. Биты регистров UCSRB (UCSRnB)
13. Формат регистров UCSRC(UCSRnC)
14. Биты регистров UCSRC (UCSRnC)
15. Биты регистров UCSRC (UCSRnC)
16. Скорость приема/передачи В асинхронном режиме, а также в синхронном режиме при работе в качестве ведущего скорость
17. Скорость приема/передачи Скорость обмена определяется следующим образом:
18. Размещение регистров контроллера скорости передачи
19. Формат кадра Под кадром в данном случае понимается совокупность одного слова данных и сопутствующей информации Кадр
20. Формат кадра
21. Формат кадра Формат кадра определяется различными битами регистров UCSRB(UCSRnB) и UCSRC (UCSRnC). В частности, размер слова
22. Формат кадра Биты UPM1:UPM0 (UPIVM:UPMAJO) регистра UCSRC (UCSRA/C) определяют функционирование схемы контроля четности модулей USART согласно
23. Передача данных Работа передатчика разрешается установкой в 1 бита TXEN (TXENn)регистра UCSRB (UCSRAn). При установке бита
24. Временные диаграммы для синхронного режима работы USART
26. Скачать презентацию

Слайд 2

Универсальный синхронный/асинхронный приемо-передатчик
Все без исключения микроконтроллеры семейства Mega имеют в своем составе от

одного до четырех модулей универсального синхронно/асинхронного приемо-передатчика (USART).
Все модули приемо-передатчиков обеспечивают полнодуплексный обмен по последовательному каналу, при этом скорость передачи данных может варьироваться в довольно широких пределах.

Слайд 3

Модули USART в микроконтроллерах семейства Mega

Слайд 4

Модули USART в микроконтроллерах семейства Mega
Модули USART, реализованные в микроконтроллерах семейства,

могут обнаруживать следующие внештатные ситуации:
переполнение;
ошибка кадрирования;
неверный старт-бит.

Слайд 5

Выводы, используемые модулями USART

Слайд 6

Схема модуля USART

Слайд 7

Размещение регистров данных модулей USART

Слайд 8

Регистры управления и состояния модулей USART

Слайд 9

Формат регистров UCSRA (UCSRnA)

Слайд 10

Биты регистров UCSRA (UCSRnA)

Слайд 11

Формат регистров UCSRB(UCSRnB)

Слайд 12

Биты регистров UCSRB (UCSRnB)

Слайд 13

Формат регистров UCSRC(UCSRnC)

Слайд 14

Биты регистров UCSRC (UCSRnC)

Слайд 15

Биты регистров UCSRC (UCSRnC)

Слайд 16

Скорость приема/передачи
В асинхронном режиме, а также в синхронном режиме

при работе в качестве ведущего скорость приема и передачи данных задается контроллером скорости передачи, работающим как делитель системного тактового сигнала с программируемым коэффициентом деления. Коэффициент определяется содержимым регистра контроллера UBRR (UBRRn)

Слайд 17

Скорость приема/передачи
Скорость обмена определяется следующим образом:

Слайд 18

Размещение регистров контроллера скорости передачи

Слайд 19

Формат кадра
Под кадром в данном случае понимается совокупность одного слова

данных и сопутствующей информации
Кадр начинается со старт-бита, за которым следует младший бит слова данных
После старшего бита слова данных следует один или два стоп-бита
Если включена схема формирования бита четности, он включается между старшим битом слова данных и первым стоп-битом.

Слайд 20

Формат кадра

Слайд 21

Формат кадра
Формат кадра определяется различными битами регистров UCSRB(UCSRnB) и UCSRC

(UCSRnC). В частности, размер слова данных определяется битами UCSZ2...UCSZ0 (UCSZn2...UCSZnO) В соответствии с данной таблицей:

Слайд 22

Формат кадра
Биты UPM1:UPM0 (UPIVM:UPMAJO) регистра UCSRC (UCSRA/C) определяют функционирование схемы

контроля четности модулей USART согласно таблице:

Слайд 23

Передача данных
Работа передатчика разрешается установкой в 1 бита TXEN (TXENn)регистра

UCSRB (UCSRAn). При установке бита вывод TXD (TXDn) подключается к передатчику USART и начинает функционировать как выход независимо от установок регистров управления портом. Если используется синхронный режим работы, то переопределяется также функционирование вывода ХСК (ХСКn).

Слайд 24