Цифровые устройства и микропроцессоры. Тема 1. Основы схемотехники и элементная база цифровых электронных устройств

Содержание

Слайд 2

СТРУКТУРА УЧЕБНОЙ ДИСЦИПЛИНЫ ДС-1321

СТРУКТУРА УЧЕБНОЙ ДИСЦИПЛИНЫ ДС-1321

Слайд 3

Содержание темы 2 «Основы схемотехники и элементная база последовательностных цифровых электронных устройств»

Содержание темы 2
«Основы схемотехники и элементная база последовательностных цифровых электронных

устройств»
Слайд 4

Лекция № 7 РЕГИСТРЫ

Лекция № 7
РЕГИСТРЫ

Слайд 5

Систематизировать основы научных знаний по цифровым устройствам, рассмотрев принципы построения и

Систематизировать основы научных знаний по цифровым устройствам, рассмотрев принципы построения

и функционирование и параметры основных разновидностей регистров.

УЧЕБНАЯ ЦЕЛЬ ЛЕКЦИИ

Способность учитывать в профессиональной деятельности современные тенденции развития электроники, измерительной и вычислительной техники (ПК-7).

ФОРМИРУЕМАЯ КОМПЕТЕНЦИЯ

ПЛАНИРУЕМЫЕ РЕЗУЛЬТАТЫ ОБУЧЕНИЯ
ЗНАТЬ:
принципы построения, функционирование и основные параметры, типовых цифровых узлов и устройств, цифро-аналоговых и аналого-цифровых преобразователей;

Слайд 6

Слайд 7

С = = V1 D1 V2 D2 V3 D3 D КК3

С

= =

V1

D1

V2

D2

V3

D3

D

КК3

КК2

КК1

ИНФ.ПРОМЗУО

Разр.Зп.ЗУ

С

= =

V1

D1

V2

D2

V3

D3

D

КК3

КК2

КК1

ИЗап1

&

&

&

DC

1
2
4
8
16

УИС
4
17

R

S

T

R

S

T

T
&
S
R1
R2

Cхемы контроля автосъема и ОЗУ

ИОФК

ИНФ. ОЗУ1

ИСФ К
Пачка
ФК

ИОФК

ДШ17

ИНОФ
СР1-1

Авт раб

ТКФКоАР

ФКФО583

ТК

ТК

Север

ТК

ФКо

СектАприб

СектАУдов

ФК ПУ

ФКо

ФКУ

ФКоУ

ТК ФКоПУ

ИЗФК

ИСФК

ИС25ФК

ИнФФК

ИКОФ

ДШ4

Испр. ОЗУ 1

Испр. ОЗУ 2

ВКЛ. Дист.

Испр. АО

Испр. УУ

Испр. ФКоу

Испр. Ф0583

Отказ УУ

Отказ АО

Отказ ОЗУ

Испр
А0β

Испр
ОЗУβ

Формирователь циклов ФК

Устройство функционального контроля блока ФО583

ФО 583-207

У281-207

ФО281-207

Слайд 8

Цифровые устройства и микропроцессоры [Электронный ресурс] : Учебное пособие/ Жидков Е.Н.

Цифровые устройства и микропроцессоры [Электронный ресурс] : Учебное пособие/ Жидков

Е.Н. и [др.]. - Тверь: ВА ВКО, 2016. URL: http://ibook.akademy.org/book/46.
(ЭЛ.1/о м.3.4)
2. Цифровые устройства и микропроцессоры. Учебно-методическое пособие./ Е.Н.Жидков, [ и др.]. − Тверь: ВА ВКО., 2019 − 168с.
(Л.1/д,с.80-85)
3. Цифровые устройства: Учеб.пособие для вузов / Ю.А. Браммер, И.Н. Пащук. - М.: Высш. шк., 2004. (\\10.55.13.1\учебные пособия\13 кафедра\ДС-1321\дополнительная литература\л2_д.pdf)
(Л.2/д,с. 89-94)

ЛИТЕРАТУРА

Слайд 9

1. Общие сведения о регистрах

1. Общие сведения о регистрах

Слайд 10

Структура первого вопроса

Структура первого вопроса

Слайд 11

реверсивные, обладающие возможностью сдвига и вправо, и влево. со сдвигом влево

реверсивные, обладающие возможностью сдвига и вправо, и влево.

со сдвигом влево

(в сторону старших разрядов)

со сдвигом вправо (в сторону младших разрядов),

Однофазные - по одному прямому каналу.

Парафазные - приём и выдача информации производится по двум каналам - прямому и инверсному,

комбинированные, в которых сочетаются возможности регистров последовательного и параллельного действия.

последовательного действия (сдвигающие), в которых приём и выдача информации производится последовательным кодом;

параллельного действия (памяти), в которых приём и выдача информации осуществляется параллельным кодом;

По способу хранения и выдачи информации:

Регистром называется цифровое устройство, предназначенное для приёма, хранения и выдачи двоично-кодированной информации.

Количество триггеров (n) в регистре называют его разрядностью.

Классификация регистров

По количеству информационных каналов:

По направлению сдвига информации:

Слайд 12

Выводы по вопросу

Выводы по вопросу

Слайд 13

2. Основные типы регистров

2. Основные типы регистров

Слайд 14

Структура второго вопроса

Структура второго вопроса

Слайд 15

2.1. Регистры памяти В регистрах памяти триггеры информационно не связаны друг

2.1. Регистры памяти

В регистрах памяти триггеры информационно не связаны друг с

другом, а имеют только общие цепи управления

Парафазный регистр памяти
на RS-триггерах

Однофазный регистр памяти
на D-триггерах

По фронту синхроимпульса в регистр принимается парафазный двоичный код, действующий на информационных вхо-дах. По срезу этого импульса регистр пе-реходит в режим хранения информации.

По фронту синхроимпульса в регистр принимается однофазный двоичный код, действующий на информационных вхо-дах. По срезу этого импульса регистр пе-реходит в режим хранения информации.

Слайд 16

2.2. Регистры сдвига Регистр со сдвигом вправо на двухступенчатых D-триггерах Временные

2.2. Регистры сдвига

Регистр со сдвигом вправо на двухступенчатых D-триггерах

Временные диаграммы

Нумерация

разрядов в регистрах сдвига противоположна об-щепринятой, а имен-но, нулевой разряд - старший, а разряд с наибольшим номе-ром - младший.

Прием информации в регистр

Слайд 17

2.2. Регистры сдвига Регистр со сдвигом вправо на двухступенчатых D-триггерах Временные

2.2. Регистры сдвига

Регистр со сдвигом вправо на двухступенчатых D-триггерах

Временные диаграммы

Нумерация

разрядов в регистрах сдвига противоположна об-щепринятой, а имен-но, нулевой разряд - старший, а разряд с наибольшим номе-ром - младший.

Прием информации в регистр

Слайд 18

Регистр со сдвигом влево на двухступенчатых D-триггерах Временные диаграммы Прием числа 110 в регистр

Регистр со сдвигом влево на двухступенчатых D-триггерах

Временные диаграммы

Прием числа 110

в регистр
Слайд 19

2.3. Реверсивный регистр При работе со сдвигом вправо (right) используется информационный

2.3. Реверсивный регистр

При работе со сдвигом вправо (right) используется информационный вход

DR и выход Q2, а со сдвигом влево (left) - вход DL и выход Q0. Для выбора направления сдвига служит разрешающий вход ER. При ER=1 обеспечивается сдвиг вправо, а при ER=0 - влево. Изменение направления сдвига обеспечивается соответствующим изменением межразрядных связей. Импульсы сдвига подаются на вход С.
Слайд 20

2.4. Комбинированный регистр При разрешающем сигнале Е=1 открываются информационные входы D0

2.4. Комбинированный регистр

При разрешающем сигнале Е=1 открываются информационные входы D0 и

D1 и управляющий вход С1. Приём информации в регистр осуществляется в параллельном коде через входы D0, D1 по срезу синхронизирующего импульса на входе С1.

При Е=0 D0, D1, С1 отключаются и открывается информационный вход DR, а также управляющий вход С2. Информация в последовательном коде подаётся на вход DR. На вход С2 поступают импульсы сдвига, обеспечивая приём информации в регистр разряд за разрядом со сдвигом вправо. Для выдачи информации из регистра в последовательном коде на вход С2 подаются импульсы сдвига.

Слайд 21

Выводы по вопросу

Выводы по вопросу