Элементы и Логические Схемы

положительного импульса на любом {а, Ь,с) входе, так как внутреннее сопротивление диода в прямом направлении мало (много меньше R). Пояснения к схеме AND: положительный импульс на выходе возникает только при одновременном наличии положительных импульсов на всех трех (а, Ь, с) входах. При отсутствии хотя бы одного входного импульса соответствующий ему диод будет открыт и замкнет питающее напряжение +Е через внутренние сопротивления диода и источника входного сигнала (они много меньше R) на «землю».

технологии.
Пояснение к схеме NOT: при подаче положительного импульса на вход (а) транзистор T1 с каналом р-типа запирается, а транзистор Т2 с каналом n-типа открывается и на выходе (b) появляется отрицательный импульс. На рис. 6.9 показана комплементарная схема NAND (И-НЕ) на полевых транзисторах, выполненная по транзисторно-транзисторной технологии.

+Е

р - тип

n - тип

q «высокое» напря­жение (порядка нескольких вольт или даже меньше), на выходе q «низкое» (обычно нулевое) напряжение, если триггер находится в состоянии «О», то на­пряжения распределены наоборот.
Триггера могут иметь раздельные входы:
R (Reset) — вход установки «О»;
S (Set) — вход установки «1».
Каждый вход устанавливает триггер в соответствующее состояние, такие триггеры часто называют R-S-триггерами.
Триггеры могут иметь счетный вход Т (toggle, релаксатор), очередной импульс «1» на счетном входе изменит состояние триггера. Такие триггеры часто называют Т-триггерами.
Триггер, установленный в какое либо состояние, сохраняет его до тех пор, пока импульс, поданный на один из входов, не изменит это состояние.
Логические схемы R-S- и Т-триггера показаны на рис. 6.11.

вспомним принципы работы RS-триггера. Напомню, что в этом триггере есть запрещённые комбинации входных сигналов. Одновременная подача единичных сигналов на входы R и S запрещены. Очень хотелось бы избавиться от этой неприятной ситуации.
Таблица истинности jk триггера практически совпадает с таблицей истинности синхронного RS-триггера. Для того чтобы исключить запрещённое состояние, схема триггера изменена таким образом, что при подаче двух единиц jk триггер превращается в счётный триггер. Это означает, что при подаче на тактовый вход C импульсов jk триггер изменяет своё состояние на противоположное. Таблица истинности jk триггера приведена в таблице 1.

jk триггера
Для реализации счетного режима в схеме jk триггера, приведенной на рисунке 1, введена перекрестная обратная связь с выходов второго триггера на входы R и S первого триггера. Благодаря этой обратной связи на входах R и S первого триггера никогда не может возникнуть запрещенная комбинация. При подаче на входы j и k логической единицы одновременно триггер переходит в счетный режим, подобно T триггеру.