Развитие семейств микроконтроллеров

16-разрядное процессорное устройство, совместимое с НС11. Адресное пространство - до 1 Мб.
Развитая система приоритетных прерываний.Возможности DSP. Командв LPSTOP - останов с малым
потреблением.

Все типы процессорных ядер совместимы с семейством 68К. Два уровня привелегий: уровень пользователя
и уровень супервизора..
16-разрядная шина данных, 24-разрядная шина адреса. 32-разрядная внутренняя архитектура ядра. Расширенная система комад. Режим циклического выполнения команды.
Полностью 32-разрядная архитектура. Высокая производительность- 8,3 MIPS на частоте 25Мгц.Команды
LPSTOP и TBL- интерполирования.Встроенный отладчик BDM.
Объединяет CPU32+ , конфигурируемый кэш инструкций, счетверенный модуль памяти данных.

Программная модель идентична программной модели CPU32. Выполнен по RISC-технологии.
Эффективное управление энергопотреблением за счет снижения частоты. Сторожевой таймер с сохранением причины последнего сброса.. Поддержка отладки в реальном масштабе времени (JTAG).

Архитектура Power (Perfomance Optimisation With Enhanced RISC), была переопределена
фирмой Моторола для однокристальных решений. В семействе МРС500 есть FPU,совместимый
со стандартом IEEE 754, в МРС800 отсутствует.

TPU - полуавтономный сопроцессор, выделяемый для выполнения сложных высокоскоростных задач без
прерывания работы CPU. TPU имеет следующие основные признаки:
шестнадцать каналов, каждый из которых связан с входным/выходным контактом, входным регистром захвата
и выходным регистром сравнения с компаратором;
два свободно запускающихся 16-битовых счетчика с программируемым предделителем( две временные базы);
планировщик событий, осуществляющий контроль и взаимосвязь каналов, распределение задач;
ОЗУ микрокоманд, позволяющее загружать программы пользователя дополнительно к стандартными
функциям TPU.

Основные характеристики:
производительность 30 MIPS на частоте 60 Мгц на 5V или 22,5 MIPS на частоте 45 Мгц на 3,3V;
параллельный 24х24 битный перемножитель - аккумулятор с одновременным выполнением инструкций;
полностью статическая внутренняя логика с рабочей частотой до 0 Гц;
системная магистраль DSP56000 с 24-разрядной шиной данных и 16-разрядной шиной адреса;
память: программное ОЗУ 5,25Кх24 бит; ПЗУ начальной загрузки 64х24 бит; ОЗУ Х данных 3Кх24 бит;
ОЗУ Y данных 2,5Кх24 бит; ПЗУ специализированных данных (синусоида, мю и А законы);
8-битный интерфейс с host-машиной, конфигурируемый для пересылок ПДП или по прерываниям;
порт последовательного интерфейса;
последовательный связной интерфейс;
прямой доступ из DSP в магистраль 68000.

QADC имеет следующие дополнительные признаки по отношению к ADC:
две независимые очереди;
16 аналоговых входных каналов или до 44, когда осуществляется внешнее мультиплексирование;
дополнительное опорное напряжение и программируемые времена выборки и хранения;
преобразование очередей может быть установлено для непрерывного режима или они могут работать с под управлением программного обеспечения, периодического интервального таймера QADC или с помощью внешнего триггера.

Широтно-импульсный модулятор предназначен для формирования и выдачи импульсной
последовательнолсти с постоянным периодом следования и изменяемой скважностью.
Позволяет при подключении RC-цепи реализовать цифроаналоговое преобразование

Конфигурируемый таймерный модуль содержит:
Подмодули счетчика:программируемый предделитель;16-битовый счетчик; 6-битовый
модульный счетчик.
Подмодули выполнения действий: программируемый ввод/вывод;
каналы захвата/сравнения с режимом ШИМ; каналы ШИМ.
Часы реального времени и ОЗУ данных, внешний источник тактового сигнала
Возможность прерываний по всем каналам захвата/сравнения/ ШИМ
и по условию переполнения счетчика

Таймерный модуль содержит:
таймер- счетчик общего назначения;
логику управления прерываниями;
интерфейс с IMB;

Последовательный периферийный интерфейс (SPI)
Два последовательных коммуникационных интерфейса (SCI)
Поддержка режимов ведущего и ведомого

Прямая поддержка сигналов RTS и CTS
Двойные каналы RS-232
Двойное буферирование при передаче, четырехкратное при приеме
Независимо программируемые TxD и RxD

Полная реализация протокола CAN версии 2.0А/В
16 буферов приема/передачи с длиной данных до 8 байтов
Программируемая обратная петля для самотестирования
Три программируемых регистра маски
Глобальное сетевое время
Режим пониженного энергопотребления

SCIM поддерживает операции в однокристальном режиме (выполнение программы из встроенного
ПЗУ/ОЗУ и в расширенном режиме (работа из внешней памяти). Основные признаки:
три режима работы: полностью расширенный (возможности SIM или однокристальная эмуляция с
девятью сигналами выборки кристалла); 8-битовая шина данных с портом Н в качестве порта
ввода/вывода; однокристальный: порты A, B, E, F, G и H в качестве портов ввода/вывода, порт С
в качестве порта вывода;
системы Watchdog.
Расширенная версия SCIM2 включает улучшенный контроллер сброса (перезапуска)
и более гибкий выбор источника тактового сигнала.

Модуль с небольшим количеством выводов: минимум - 31 вывод; поддерживает полное тестирование;
система синхронизации или внешний тактовый сигнал: работает от 32КГц, до 2-8МГц на кристалле
или 20МГц от внешнего источника. Основные признаки:
16 адресных выводов: иногда поддерживает до 24, если эти выводы доступны;
несколько режимов работы: однокристальный - порты A, B, E, F, G и H в качестве портов ввода/вывода;
режим ведущего - не мультиплексированная или мультиплексированная 8- или 16-разрядная шина
данных; периферийный режим - не мультиплексированная или 16-разрядная шина данных;
система программного Wathcdog;
часы реального времени.

BDM представляет собой нижний уровень системного отладчика в аппаратуре микропроцессора.
Связь с системой разработки устанавливается по высокоскоростному последовательному трехпроводному интерфейсу. Процессор в режиме BDM выполняет специальные команды из инструменткльной ЭВМ. Данный режим поддерживает программа BD32

Режим эмуляции микроконтроллера позволяет производить тестирование и отладку разрабатываемой системы без удаления кристалла. Перевод МК в режим OnCE позволяет с помощью эмулятора илиобразцового контроллера управлять ресурсами платы.

Встроенными средствами отладки и тестирования обеспечиваются:
поддержка внутрисхемной эмуляции (OnCE);
фоновый режим отладки (background Debug mode, BDM);
тестовый интерфейс JTAG.

Структура М68НС12А4

Основные характеристики

Области применения

Совместимость с промышленным стандартом НС11.
Поддержка операций нечеткой логики. Встроенный отладчик.

Формула семейства

HC12 = CPU12(CPU11,Fuzlog)&SCIM&M(EE,Fl,ROM,RAM)&ADC&T&SPI&SCIv
CPU12(CPU11,Fuzlog)&SCIM&M(EE,Fl,ROM,RAM)&ADC&T&SPI&SCI&PWM&BDLC

Структура М68НС16Z2

Основные характеристики

Области применения

Совместимость с НС11. Встроенный отладчик.
Поддержка операций цифровой обработки сигналов

Формула семейства

HC16 =CPU16(CPU11,DSP)&SCIM&M(ROM, EE, Fl, MRM,RAM)&((T &GPT)vT)&((ADC&MCCI)vADC)&BDM16&
(SPI&SCIvQSPI&SCI&QSM)v
CPU16(CPU11,DSP)&SCIM&M(ROM, EE, Fl, MRM,RAM)&((T &GPT)vT)&((ADC&MCCI)vADC)&BDM16

Интегрированные процессоры: IP = CORE(68000,CPU32,CPU030)&SIM&(SIM40vSIM41vSIM49)&(DUARTvTvQSPI)

Основные характеристики

Области применения

Совместимость с М68000. Встроенный отладчик.
Встроенные сопроцессоры

Формулы подсемейств

Управляющие контроллеры: CONMCU=CORE(CPU32)&(SIMvSCIM) &(GPTvTPUvADCvQSMv
M(SRAM,EE,FL,RAMTPU))

Коммуникационные контроллеры: COMMCU=CORE(68000,CPU32+)&(SIMvSIM60)&((CP&DSP)vCP)&BDM

Канал
управления

ОЗУ

Таймерные
каналы

Канал1

Канал2

Канал15

Микромашина

Управление

Исполнительный
блок

TCR1

T2CLK

(pin)

ВСТРОЕННЫЕ
ФУНКЦИИ :
входная фиксация
выходное сравнение
измерение частоты
измерение периода
генератор импульсов
счетчик импульсов
управление шаговым
двигателем
ШИМ
многофазное
управление
UART
и т.д.(всего21функция)
ФУНКЦИИ
ПОЛЬЗОВАТЕЛЯ:

Ядро сопроцессора - DSP56002

Основные характеристики

Области применения

Совместимость с М68000. Встроенный отладчик
и тестовый интерфейс. RISC-ядро с переменной
длиной команд

Формула семейства

ColdFire=CORE&SI&BDM&JTAG&CI/Dv CORE&BDM&JTAG&CI/D&((T&UART)v(T&UART&I2C))

Состав:
-целочисленный блок IU
-блок выполнения переходов BPU
-блок плавающей точки FPU
-блок загрузки/хранения LSU
-кэши инструкций и данных
(в ядро не входят)

Ядро RCPU PowerPC

Архитектура POWER - Perfomance Optimization With Enhanced RISC

M68300 development system products - система, обеспечивающая недорогую оценку решений набазе МК М68331,
М68332А и М68332G семейства М68300.
MPC505EVB (Motorola MPC505 Evalution Board) - недорогая система поддержки для оценивания кода устройств
семейства МРС500.
МРС500 Software development tool suite -набор средств для разработки программ включает компилятор языка С,
Ассемблер, линковщик, отладчик, и др.

MMDS1632 позволяет выполнять полную эмуляцию МК устройства, включая
аналоговые и цифровые функции. Система позволяет проводить исследования и эмуляцию различных устройств. Интегрированная Среда разработки значительно уменьшает затраты времени на разработку и отладку встроенных микроконтроллерных приложений.
Особенности MMDS1632:
внутрисхемная эмуляция в реальном времени операций микроконтроллера;
анализ состояния шины в реальном времени;
эмуляция чтения-записи в память в реальном времени;
полная эмуляция микроконтроллерного устрой-ства, включая сброс и
аналого-цифровые функции;
четыре аппаратных точки останова;
операции фонового режима отладки;
отладка с исходным текстом на языке С с помощью С-компилятора ;
два кабеля и 16 логических переключателей для индивидуального выбора
сигналов;
встроенная поддержка питания;
самотестирование при включении питания.

Требования к системе.
MMDS1632 требует РС с процессором 486, операционную систему DOS 5.0
и выше или Windows 3.1 и выше. Программное обеспечение требует 20Мбайт
на жестком диске. Также требуется 8Мбайт ОЗУ и последовательный порт
(СОМ1, СОМ2, СОМ3 или СОМ4).

Требования к системе. MEVB требует РС с процессором 386 и выше, версию DOS 3.3 и выше, ОЗУ не менее 1 Мбайта,
10 Мбайт на жестком диске, параллельный порт, внешнюю поддержку питания: +5В DC (10%), @ 1.0А,
текущее ограничение @1.5А

OS-9 - компактная, модульная, масштабируемая СРВ, обеспечивает выполнение всех основных
функций ОСРВ типа управления задачами, распределения памяти, межзадачного обмена
информацией и синхронизации задач, дополнительные сервисные функции позволяют управлять
источником питания. Широкие сетевые возможности ввода/вывода, полный набор резидентных
и кросс-средств разработки приложений.
Все функциональные компоненты OS-9 - реализованы в виде независимых модулей.

Семейство DSP 56000 (ядро процессора)

Бит-реверсивная модификация

Линейная модификация:
постинкремент со смещением
R0=R0+N0

Модульная модификация:

1X-архитектура позволяет удвоить производительность (MIPS) при данной технологии

ОСОБЕННОСТИ DSP56300

АЛУ данных DSP56300

ОСОБЕННОСТИ DSP56300

ОСОБЕННОСТИ DSP56300

Результат - снижение общего потребления мощности для любой функции

ОСОБЕННОСТИ DSP56300

ВАРИАЦИИ DSP56300

ВАРИАЦИИ DSP56300

ОСОБЕННОСТИ DSP56307

ОСОБЕННОСТИ DSP56307

Оптимизация для сетевых задач

ЦЕЛЕВЫЕ ПРИЛОЖЕНИЯ DSP56307

ОБЗОР DSP56307

DSP56652 - процессор с двойным ядром

.