системы ввода-вывода и интерфейсы

Сентябрь 2, 2022

Главная
Алгебра
системы ввода-вывода и интерфейсы

Содержание

2. Тема 1.1. Основные принципы построения систем ввода вывода и интерфейсов
3. Что такое система ввода-вывода и периферия? Система ввода-вывода-средства пере- дачи информации,объединяющих между собой основные устройства компьютера:
4. Роль и место систем ввода-вывода и интерфейсов в компьютере
6. ИНТЕРФЕЙС Средства и правила,обеспечивающие взаимосвязь устройств между собой,на- зываются интерфейсом. В интерфейсе стандартизируются: 1.Назначение и количество
8. Основные принципы передачи информации в вычислительных системах
13. Системные интерфейсы и шины расширения
16. Интерфейсы периферийных устройств
17. Структура систем ввода-вывода
22. Тема 1.2. Основные функции и принципы построения интерфейсов
30. Протоколы передачи данных в компьютерных интерфейсах
39. Системные интерфейсы, шины расширения ТЕМА 1.3
40. Шина ISA (Industry Standart Architekture) Архитектура шины Однопроцессорная Трехшинная архитектура 8,16 разрядов данных,24 разряда адреса Асинхронная
41. Типы циклов шины Ц Пр Плата расш. Контр. ПДП Контр рег. 16 р. 8 р. 16
42. Сигналы шины ISA Сигналы адреса и данных SA(System Adres)[19-0] - адрес с «защелкиванием» LA(Latchable Adres)[24-17] -
43. Сигналы управления # Master – задатчик внешней платы # I/O CH CK(I/O Channel Check) – ошибка
44. Временные диаграммы чтения или записи на шине ISA
45. Цикл обмена DMA
46. Шина PCI (Peripheral Component Interconnect) Базовая версия PCI: Тактовая частота шины 33 МГц, используется синхронная передача
47. Позже появляются следующие ключевые модификации шины: PCI 2.2 — допускается 64-бит ширина шины и/или тактовая частота
48. многопроцессорная; двухшинная архитектура; 32, 64 – разрядная адресация данных; синхронная шина; производительность 133 Мбайт/сек – 4,3
49. Пр Пр ОЗУ Контр. ОЗУ Авто конф. Арб. Исп. Зад. Мост П У PCI, ISA IDSEL
50. Базовые сигналы шины PCI AD[31-0] – адрес – данные; C/BE[3-0] – код команды, указатель байт; #FRAME
51. Декодирование команд шины PCI
52. Чтение
53. Запись
54. Арбитрация
55. Автоконфигурация
56. шина(порт) AGP (Acceleration Graphic Port) AGP построен на базе шины PCI. 32 разряда адреса/данных,частота 66мггц Высокая
57. Шина AGP Циклы обращения к памяти PCI и AGP Конвейер AGP
58. Производительность шины AGP1х-266мбайт/сек AGP2х-533мбайт/сек AGP4x-1066мбайт/сек AGP8x-2132мбайт/сек
59. Шина PCI Express Последовательная системная шина общего назначения; Имя — PCI Express, на стадии проектирования была
61. Используется избыточное защищенное от помех кодирование — каждый байт при передаче представляется десятью битами; Пропускная способность
63. Вся контрольная информация передается по тем же линиям что и данные, используется стек протоколов, из нескольких
64. Деление на уровни
66. Самый простой вариант перехода на PCI-Express для стандартных по архитектуре настольных систем
67. Однако в будущем логично ожидать появление некоего разветвителя PCI Express. Тогда вполне оправданным станет и объединение
68. Более обобщенная (серверная) архитектура с одним мостом:
69. Мощный сервер:
70. Производительный сетевой раутер:
71. Шина HyperTransport
76. Тема 1.4. Интерфейсы периферийных устройств (Centronics, RS232, SCSI, USB)
77. Параллельный интерфейс: LPT-порт
80. Последовательные интерфейсы: СОМ-порт
86. шина SCSI (Small Computer System Interface)
87. Структура SCSI Хост контроллер ЦУ 0 ЦУ 1 ЦУ 15 ПУ ПУ ПУ Коннектор …
91. Bus Free Arbit-ration Selec-tion Message Out Command Data Message In
92. Фаза сообщений (message In/Out) Код сообщения - 1 байт 7 0 Код сообщения Аргумент - 2
93. Дескриптор команд Op code 7 0 LUN Length Control 5 4 0 1 2 3 4
94. Шина USB (Universal Systems Interface)
95. 1 N Хост контроллер Устр. - функции
96. СТРУКТУРА ХАБА БУ Восходящий порт … БУ Восходящий порт …
101. ТИПЫ ПЕРЕДАЧИ ДАННЫХ
112. Рис. 4.10а. Формат прерывания
113. Рис. 4.10б. Формат изохронных передач
115. Тема 1.5. Аппаратные средства интерфейсов и систем ввода-вывода
116. Чипсет(Chipset) Чипсет-набор микросхем,являющихся интер- Фейсом между составными частями компьюте- ра: ЦПр,ОЗУ,ПЗУ,порты ввода-вывода. Обычно это две микросхемы:
118. Свойства чипсет Intel 440BX: - возможность подключения двух проце- сcоров Pentium ll; - поддержка памяти EDORAM
120. Характеристики чипсет i810: - поддержка однопрцессорной конфигу- рации; - системная шина 66 и 100МГц,64 разр.; -
122. Характеристики чипсет-северный мост i925 - поддержка процессоров с частотой шины 533/800МГц; - двухканальный контроллер памяти DDR333/400
123. Характеристики чипсет южный мост ICH6 - 4порта PCI Express x1; - Matrix Storage-поддержка устройств Serial ATA
125. Северный мост -чипсет х38 Express - поддержка “новых” процессоров Cele- ron,Pentium и семейства Core 2 c
126. Чипсет Intel ICH9-южный мост - 6 портов PCI Express; - 4слота PCI; - 4 порта Serial
127. Таймер Програмно управляемое устройство предназначенное для задания вре- менных интервалов различного ви- да в системах ввода-вывода
141. Скачать презентацию

Слайд 2

Тема 1.1. Основные принципы построения систем ввода вывода и интерфейсов

Слайд 3

Что такое система ввода-вывода и периферия?
Система ввода-вывода-средства пере-
дачи информации,объединяющих между
собой

основные устройства компьютера:
ЦПр.,ОЗУ и ПУ.
Периферийные устройства-средства пе-
редачи информации между внешним ми-
ом и компьютером.

Слайд 4

Роль и место систем ввода-вывода и интерфейсов в компьютере

Слайд 5

Слайд 6

ИНТЕРФЕЙС
Средства и правила,обеспечивающие
взаимосвязь устройств между собой,на-
зываются интерфейсом.
В интерфейсе

стандартизируются:
1.Назначение и количество линий интерфейса.
2.Параметры электрических сигналов.
3.Протоколы обмена информацией.
4.Конструктивные параметры.

Слайд 7

Слайд 8

Основные принципы передачи информации в вычислительных системах

Слайд 9

Слайд 10

Слайд 11

Слайд 12

Слайд 13

Системные интерфейсы и шины расширения

Слайд 14

Слайд 15

Слайд 16

Интерфейсы периферийных устройств

Слайд 17

Структура систем ввода-вывода

Слайд 18

Слайд 19

Слайд 20

Слайд 21

Слайд 22

Тема 1.2. Основные функции и принципы построения интерфейсов

Слайд 23

Слайд 24

Слайд 25

Слайд 26

Слайд 27

Слайд 28

Слайд 29

Слайд 30

Протоколы передачи данных в компьютерных интерфейсах

Слайд 31

Слайд 32

Слайд 33

Слайд 34

Слайд 35

Слайд 36

Слайд 37

Слайд 38

Слайд 39

Системные интерфейсы,
шины расширения
ТЕМА 1.3

Слайд 40

Шина ISA (Industry Standart Architekture)
Архитектура шины
Однопроцессорная
Трехшинная архитектура
8,16 разрядов данных,24 разряда

адреса
Асинхронная
Производительность 4мбайта/сек, частота 8мгц
11 линий прерывания,7 линий ПДП
Задатчики: ЦПр, КПДП,
Перестановщик байт
Блочной передачи нет
Два адресных пространства: ОЗУ, регистры Вв/Выв

Слайд 41

Типы циклов шины
Ц Пр
Плата
расш.
Контр.
ПДП
Контр
рег.
16 р.
8 р.
16 р.
8 р.
16 р.
8 р.
ОЗУ
в/в.
ОЗУ
в/в.
ОЗУ,

в/в

ОЗУ

0 такт ожид.

норм. цикл

удл. цикл

норм. цикл

удл. цикл

чтение

запись

чтение

Тип задатчика

Тип ресурса

Тип памяти

Тип цикла

Операция

Слайд 42

Сигналы шины ISA
Сигналы адреса и данных
SA(System Adres)[19-0] - адрес с

«защелкиванием»
LA(Latchable Adres)[24-17] - адрес без «защелкивания»
SD(System data)[15-0] – данные
# SBHE(System Bus High Enable) – передача старшего байта
BALE(Bus Adres Latch Enable) – строб адреса
AEN(Adres Enable) – разрешение ПДП
Сигналы команд
# MEMR(Memory Read) – чтение ОЗУ
# MEMW(Memory Write) – запись ОЗУ
# I/OR(Input Output Read) – чтение Вв-Выв
# I/OU(Input Output Write) – запись Вв-Выв
# MEMCS16(Memory Cycle Select) – 16раз. ОЗУ
# I/OCS16(Input Output Cycle Select) – 16раз. Вв-Выв
I/OCHRDY(I/O Cannel Ready) – готовность Вв-Выв
#OWS(O Wite States) – 0 циклов ожидания
# REFRESH – регенерация ОЗУ

Слайд 43

Сигналы управления
# Master – задатчик внешней платы
# I/O

CH CK(I/O Channel Check) – ошибка
RESET – сброс
SYSCLC(System Clock) – синхроимпульсы,8мгц
OSC – генерация сигналов с частотой 12.3818мгц
Сигналы прерывания
IRQ(Interrup ReQuest) – сигналы прерывания
[15,14,12,11,10],[976543]
DRQ(Direct memory access ReQuest) – запрос ПДП
[7,6,5,0],[3,2,1]
DACK(DMA Request Acknowledge] – разрешение ПДП
[7,6,5,0],[3,2,1]
T/C(Terminal Count) – окончание ПДП

Слайд 44

Временные диаграммы чтения или записи на шине ISA

Слайд 45

Цикл обмена DMA

Слайд 46

Шина PCI (Peripheral Component Interconnect)
Базовая версия PCI:
Тактовая частота шины 33

МГц, используется синхронная передача данных;
Пиковая пропускная способность 133 МБ в секунду;
Параллельная шина данных шириною 32-бита;
Адресное пространство 32-бита (4 ГБ);
Сигнальный уровень 3.3 или 5 вольт.

Слайд 47

Позже появляются следующие ключевые модификации шины:
PCI 2.2 — допускается 64-бит ширина

шины и/или тактовая частота 66 МГц, т.е. пиковая пропускная способность до 533 МБ/сек.;
PCI-X, 64-бит версия PCI 2.2 с увеличенной до 133 МГц частотой (пиковая пропускная полоса 1066 МБ/сек.);
PCI-X 266 (PCI-X DDR), DDR версия PCI-X (эффективная частота 266 МГц, реальная 133 МГц с передачей по обоим фронтам тактового сигнала, пиковая пропускная полоса 2.1 ГБ/сек);
PCI-X 533 (PCI-X QDR), QDR версия PCI-X (эффективная частота 533 МГц, пиковая пропускная полоса 4.3 ГБ/сек.);
Mini PCI — PCI с разъемом в стиле SO-DIMM, применяется преимущественно для миниатюрных сетевых, модемных и прочих карточек в ноутбуках;
Compact PCI — стандарт на форм фактор (модули вставляются с торца в шкаф с общей шиной на задней плоскости) и разъем, предназначенные в первую очередь для промышленных компьютеров и других критических применений;

Слайд 48

многопроцессорная;
двухшинная архитектура;
32, 64 – разрядная адресация данных;
синхронная шина;
производительность 133 Мбайт/сек –

4,3 Гбайт/сек , частота 33 МГц – 133 МГц, эффективная частота до 533 МГц, использование технологий DDR и QDR;
пакетная передача данных, транзакции;
арбитрация;
таймер-задержка;
два метода адресации;
три адресных пространства: ОЗУ, регистры ввода/вывода, автоконфигурация;
поддержка автоконфигурации;
контроль четности.

Архитектура шины

Слайд 49

Пр
Пр
ОЗУ
Контр. ОЗУ
Авто конф.
Арб.
Исп.
Зад.
Мост
П У
PCI, ISA
IDSEL
IDSEL
GRN
REQ
Главный мост
PCI – A/D, Управл.

Слайд 50

Базовые сигналы шины PCI
AD[31-0] – адрес – данные;
C/BE[3-0] – код команды,

указатель байт;
#FRAME – начало и конец транзакции;
#DEVSEL – исполнитель найден;
#IRDY – готовность задатчика, строб данных;
#TRDY – готовность исполнителя, строб данных;
#STOP – прерывание транзакции от исполнителя;
#LOCK – выполнение нескольких транзакций;
#REQ – запрос на захват шины;
#GNT – разрешение на захват шины;
IDSEL – выбор устройства при автоконфигурации;
PAR – контроль по четности A/D, C/BE;
#PERR – ошибка паритета;
#SERR – системная ошибка;
#RST – сброс;
CLK – синхроимпульс.

Слайд 51

Декодирование команд шины PCI

Слайд 52

Чтение

Слайд 53

Запись

Слайд 54

Арбитрация

Слайд 55

Автоконфигурация

Слайд 56

шина(порт) AGP (Acceleration Graphic Port)
AGP построен на базе шины PCI.
32

разряда адреса/данных,частота 66мггц
Высокая прозводительность за счет:
1.Конвейеризации обращения к памяти.
2.Умножении частоты передачи данных
по отношению к 66мггц(2х,4х,8х).
3.Демультипликация шины адреса/дан-
ных.

Слайд 57

Шина AGP
Циклы обращения к памяти PCI и AGP
Конвейер AGP

Слайд 58

Производительность шины
AGP1х-266мбайт/сек
AGP2х-533мбайт/сек
AGP4x-1066мбайт/сек
AGP8x-2132мбайт/сек

Слайд 59

Шина PCI Express
Последовательная системная шина общего назначения;
Имя — PCI Express,

на стадии проектирования была также известна как 3GIO (Ввод-вывод третьего поколения) или по кодовому имени рабочей группы и проекта «Arapahoe», причем оба названия (3GIO и PCI Express) являются зарегистрированными торговыми марками PCISIG;
Дата рождения — 22 июля 2002 года — опубликована базовая спецификация протокола и сигнального уровня, а также базовая спецификация на форм-фактор и энергопотребление карт и разъемы;
Фактически — совокупность независимых самостоятельных последовательных каналов передачи данных;
Сигнальный уровень 0.8 вольт. Каждый канал состоит из двух дифференциальных сигнальных пар (необходимо только 4 контакта):

Слайд 60

Слайд 61

Используется избыточное защищенное от помех кодирование — каждый байт при передаче

представляется десятью битами;
Пропускная способность 2.5 Гигабита (250 МБ) в секунду для одного канала в каждом направлении одновременно (полный дуплекс), однако, следует учесть, что эффективная скорость передачи данных за вычетом избыточного кодирования составляет 2 Гигабита (200 МБ) ровно;
Стандартизированы 1, 2, 4, 8, 16 и 32 канальные варианты (до 6.4 эффективных Гигабайт в секунду соответственно, при передаче в одну сторону и вдвое больше при передаче в обоих направлениях). При передаче данных они передаются параллельно (но не синхронно) по всем доступным каналам:

Слайд 62

Слайд 63

Вся контрольная информация передается по тем же линиям что и данные,

используется стек протоколов, из нескольких уровней, включая маршрутизацию данных;
Стандарт предусматривает и альтернативные носители сигнала, такие как оптические волноводы;
Возможность динамического подключения и конфигурации устройств;
Возможность распознавания и использования альтернативных (улучшенных) протоколов обмена.

Слайд 64

Деление на уровни

Слайд 65

Слайд 66

Самый простой вариант перехода на PCI-Express для
стандартных по архитектуре настольных систем

Слайд 67

Однако в будущем логично ожидать появление некоего разветвителя PCI Express.

Тогда вполне оправданным станет и объединение северного южного мостов. Приведем примеры возможных системных топологий. Классический PC с двумя мостами:

Слайд 68

Более обобщенная (серверная) архитектура с одним мостом:

Слайд 69

Мощный сервер:

Слайд 70

Производительный сетевой раутер:

Слайд 71

Шина HyperTransport

Слайд 72

Слайд 73

Слайд 74

Слайд 75

Слайд 76

Тема 1.4. Интерфейсы периферийных устройств (Centronics, RS232, SCSI, USB)

Слайд 77

Параллельный интерфейс: LPT-порт

Слайд 78

Слайд 79

Слайд 80

Последовательные интерфейсы: СОМ-порт

Слайд 81

Слайд 82

Слайд 83

Слайд 84

Слайд 85

Слайд 86

шина SCSI (Small Computer System Interface)

Слайд 87

Структура SCSI
Хост контроллер
ЦУ 0
ЦУ 1
ЦУ 15
ПУ
ПУ
ПУ
Коннектор
…

Слайд 88

Слайд 89

Слайд 90

Слайд 91

Bus Free
Arbit-ration
Selec-tion
Message Out
Command
Data
Message In

Слайд 92

Фаза сообщений (message In/Out)
Код сообщения
- 1 байт
7
0
Код сообщения
Аргумент
- 2 байта
01h
Код сообщения
Длина
-

3 байта

Расширенное сообщение

Команды

Общие

Специальные

Обязательные

Дополнительные

Фирменные

Слайд 93

Дескриптор команд
Op code
7
0
LUN
Length
Control
5
4
0
1
2
3
4
5
В команде 6 байт, 10 байт, 12 байт
LBA
6

– 21 бит
10, 12 – 32 бит

6 – 1 байт
10 – 2 байта
12 – 4 байта

10, 12 имеют 1 байт резерва

Слайд 94

Шина USB (Universal Systems Interface)

Слайд 95

1
N
Хост контроллер
Устр. - функции

Слайд 96

СТРУКТУРА ХАБА
БУ
Восходящий порт
…
БУ
Восходящий порт
…

Слайд 97

Слайд 98

Слайд 99

Слайд 100

Слайд 101

ТИПЫ ПЕРЕДАЧИ ДАННЫХ

Слайд 102

Слайд 103

Слайд 104

Слайд 105

Слайд 106

Слайд 107

Слайд 108

Слайд 109

Слайд 110

Слайд 111

Слайд 112

Рис. 4.10а. Формат прерывания

Слайд 113

Рис. 4.10б. Формат изохронных передач

Слайд 114

Слайд 115

Тема 1.5. Аппаратные средства интерфейсов и систем ввода-вывода

Слайд 116

Чипсет(Chipset)
Чипсет-набор микросхем,являющихся интер-
Фейсом между составными частями компьюте-
ра: ЦПр,ОЗУ,ПЗУ,порты

ввода-вывода.
Обычно это две микросхемы: южный мост и
северный мост.

Слайд 117

Слайд 118

Свойства чипсет Intel 440BX:
- возможность подключения двух проце-
сcоров Pentium

ll;
- поддержка памяти EDORAM и SDRAM;
- системная шина 64 бита,частота 66и
100 МГц;
- синхронный интерфейс PCI (33 МГц);
- порт AGP1x/2x,частота 66/100 МГц;
- управление энергопотреблением.

Слайд 119

Слайд 120

Характеристики чипсет i810:
- поддержка однопрцессорной конфигу-
рации;
- системная

шина 66 и 100МГц,64 разр.;
- интерфейс памяти SDRAM на 100МГц;
- 2Д/3Д графическое ядро;
- поддержка шины PCI 2.2;
- управление энергопотреблением;
- контроллер Ultra ATA/66;
- интерфейс LPC(Lou Pin Count);
- отсутствие шины ISA;

Слайд 121

Слайд 122

Характеристики чипсет-северный мост i925
- поддержка процессоров с частотой шины 533/800МГц;

- двухканальный контроллер памяти
DDR333/400 и DDR2-400/533МГц;
- шина для видеоускорителей
PCI Expessx16;
- встроенная графика для i915;

Слайд 123

Характеристики чипсет южный мост ICH6
- 4порта PCI Express x1;

- Matrix Storage-поддержка устройств
Serial ATA с RAID и AHCI,4 порта;
- High Defenition Audio-новый стандарт
для встроенного звука;
- Wireless Connrct-организация беспроводной сети
- 8 портов USB;
- 6 устройств PCI Bus Master;
- 1 канал Parallel ATA;
- MAC контроллер Fast Ethernet (10/100/1000);

Слайд 124

Слайд 125

Северный мост -чипсет х38 Express
- поддержка “новых” процессоров Cele-
ron,Pentium

и семейства Core 2 c систе-
мной широй 800/1066 и 1333МГц;
- двухканальный контроллер памяти
DDR2-533/1066/1333;
- 2 графических интерфейса PCI
Express2.0x16;
- шина DMI -2Гб/с для южного моста ICH9.

Слайд 126

Чипсет Intel ICH9-южный мост
- 6 портов PCI Express;
-

4слота PCI;
- 4 порта Serial ATA II,режим AHCI;
- организация RAID-массива с функцией
Matrix RAID;
- 12 устройств USB 2.0;
- MAC-контроллер Gigabit Ethernet;
- поддержка Intel Turbo Memori;
- High Defenition Audi
- обвязка низкоскоростной,старой периферии.

Слайд 127

Таймер
Програмно управляемое устройство
предназначенное для задания вре-
менных интервалов

различного ви-
да в системах ввода-вывода и интер-
фейсах.

Слайд 128

Слайд 129

Слайд 130

Слайд 131

Слайд 132

Слайд 133

Слайд 134

Слайд 135

Слайд 136

Слайд 137

Слайд 138

Слайд 139