Технологии повышения производительности МП

Термины

Команда.
Микрооперация или микрокоманда.
Микропрограмма.
Микропрограммный автомат.

Повышение производительности процессоров

Конвейеризация.
Суперскаляризация.
Увеличение количества исполнительных блоков.
Введение принципа динамического исполнения команд.
Гипертрейдинг.
Параллелизм исполнения

Архитектура процессоров с параллелизмом уровня команд

Как способ повышения производительности процессора

Так было

Суперконвейеризация

Каждый этап исполнения команды разбивается на меньшие этапы
и повышается частота

Оценка производительности идеального конвейера

Предположим Твк=20; Тдк=15; Твд=20; Тик=25; Тзр=20;
t = 5

Конвейер с точки зрения схемотехники

КС

RG

КС

RG

КС

RG

CИ1

CИ2

CИ3

n

Чем проще схемотехника функционального узела, тем быстрее

Конфликты в конвейере

Конфликты – это ситуации при конвейерной обработке, которые препятствуют

Причины структурных конфликтов и способы минимизации их последствий

Скорость конвейера определяется скоростью

Конвейерная обработка команд суперскалярный процессор

Блок
выборки
команд

Блок
декодирования

Блок
выборки
операндов

АЛУ

АЛУ

Блок
загрузки

Блок
сохранения

Блок
с плавающей
точкой

Блок
возврата

Блок
исполнения

Команды

Суперскалярный процессор

В общем случае суперскалярный процессор может менять порядок
выполнения машинных

Конвейерное исполнение команд

Принцип неупорядоченного выполнения
команд

Блок
выборки
команд

Блок
буфера
команд

Буфер
очереди
команд

Блок
выборки
данных

Блок
неупорядоченного
выполнения
команд

Блок
восстановления
последовательности
выполнения
команд

Динамический принцип исполнения команд

Конфликты по управлению

Возникают при конвейеризации команд меняющих значение счетчика команд.

Метод
выжидания

Метод
«задержанных
переходов»

Метод
предсказания
переходов

Статический

Динамический

R1=R2+R3
If R2=0,

Статическое предсказание переходов

Осуществляется на основе некоторой априорной информации о подлежащей исполнению

Статическое прогнозирование переходов ИСПОЛНЕНИЕ ПО ПРЕДПОЛОЖЕНИЮ

При компилировании программы можно создать граф

Предикативное выполнение

Предикация

Блок 1

Блок 2

Блок 3

Блок 5

Блок 4

Блок 6

IN

out

Выполнение команды до

Динамическое предсказание переходов

Решение о наиболее вероятном исходе команды перехода принимается в

Динамическое прогнозирование ветвлений

Аппаратная реализация таблиц переходов

Адрес\Тег перехода

Бит перехода

Бит достоверности

Целевой адрес

Вариант 1

Вариант

Гибридный предиктор Макфарлинга

Схема имеет два независимых предиктора, отличающиеся глубиной предыстории

Счетчик выбора

Общая схема гибридного предиктора

Опережающее чтение данных

Спекулятивное выполнение команды

Команда 1

Чтение
с опережением

Команда
проверки

Команда 9
Обработка

Команда 2

Команда 3
переход

Команда 4

Команда

Выполнение одной команды зависит от результата выполнения другой

Конфликты по данным и

Планирование загрузки конвейера.
Переименование регистров МП.

Решение конфликтов по данным

Базовый
блок 1
программы

2

Команда

N

Компилятором выделяются
участки программы

Технология динамического исполнения команд

Суперскалярность.
Предсказание переходов.
Неупорядочное исполнение команд.
Предварительная загрузка данных.
Переименование регистров.
Предикативное исполнение.
Резервирующая

Характеристика конвейeров МП Intel и AMD

Технология многократного декодирование команд используя CMS

Предекодер

Предекодер

Предекодер

Декодер

Исполнительные
блоки

Команды CISC/RISC

Команда VLIW

Микрооперации

Микрооперации

Микрооперации

Исполнительные
блоки

Исполнительные
блоки

Макрооперации

Декодер

Декодер

Команда RISC

Команды VLIW/CISC

Команды

Технология макрослияния (macrofusion)

Макрослияние позволяет объединять типичные пары последовательных команд (например -

Технология микрослияния (Micro-op fusion)

Команды при декодировании могут использовать одинаковые микрокоманды

Технология предусматривает однократный

Технология резервирующей станции

Команды выполняются с разным быстродействием.
Команды могут зависеть друг от

Микроархитектура Pentium2

Устройство сопряжения с шиной

Кэш первого
уровня для
команд

Кэш первого
уровня для
данных

Блок вызова
декодирования

Блок
отправки
выполнения

Блок
возврата

Задатчик
последовательности
микроопераций

Локальная шина

Микроархитектура Pentium2 блок вызова декодирования

Кэш первого уровня для команд

Блок выбора строк кэш

Декодер

Микроархитектура Pentium2 блок отправки\выполнения

Очередь
микрокоманд
20
РЕЗЕРВАЦИЯ

Блок
выполнения
операций
с целыми
числами

Блок
выполнения
операций
с вещественными
числами

Блок
выполнения
команд ММХ

Блок загрузки

Блок сохранения

Блок

Микроархитектура Pentium2 блок возврата

Отвечает:
- за отправку результатов в регистры или устройства,

Пример конвейера AMD K8 часть1

Пример конвейера AMD K8 часть 2

Проблемы суперскальных МП

Простои конвейеров из-за нерегулярной загрузки функциональных устройств МП.
Наличие одного

Мультитрейдовые микропроцессоры

Тред – вычислительный процесс обслуживаемый отдельным набором регистров.
Однотрейдовый микропроцессор –

Принцип работы мультитрейдовой архитектуры

Тред 1

Тред 2

Тред N

Память

Коммутатор

M

тактов

Планировщик - выделяет трейды

Переключение
на следующий

Технология Hyper-Threading

Реализуется идея разделения времени на аппаратном уровне

Задача 1

Задача 1

АЛУ

Регистры

Управление

Кэш данных

Кэш

Технология Hyper-Threading

Itanium

Использование сложных команд
переменной длины, обрабатываемых
последовательно

Использование простых команд
одинаковой длины, сгруппированных в

Этапы развития структур МП по системам команд

CISC

RISC

VLIW

VLIW
EPIC

Внешние команды CISC

ядро

компилятор

ядро

Аппаратная оптимизация процесса

Программная

Синтез команд для процессоров VLIW

Задача эффективного планирования параллельных вычислений команд возлагается

Формат связки команд

Компилятор формирует связки команд длинной 128 бит.

Itanium

Маска 8р.

Команда 1

Команда

Взаимосвязь полей команды VLIW с исполнительными блоками

До 128 байт

Статическая суперскалярная архитектура