ЭВМ и периферийные устройства. Физическая и функциональная структура микропроцессора. (Лекция 3)

Июль 25, 2022

Главная
Информатика
ЭВМ и периферийные устройства. Физическая и функциональная структура микропроцессора. (Лекция 3)

Содержание

2. Физическая и функциональная структура микропроцессора Физическая структура микропроцессора достаточно сложна. Ядро процессора содержит главный управляющий модуль
3. В состав микропроцессора Pentium обычно входят следующие физические компоненты: Core – ядро МП; Execution Unit –
4. Функционально МП можно разделить на две части: операционную, содержащую устройство управления (УУ), арифметико-логическое устройство (АЛУ) и
5. Обе части МП работают параллельно, причем интерфейсная часть опережает операционную, так что выборка очередной команды из
6. Устройство управления Устройство управления (УУ) является функционально наиболее сложным устройством ПК – оно вырабатывает управляющие сигналы,
7. Укрупненная функциональная схема УУ
8. На рисунке представлены: регистр команд – запоминающий регистр, в котором хранится код команды: код выполняемой операции
9. узел формирования адреса (находится в интерфейсной части МП) – устройство, вычисляющее полный адрес ячейки памяти (регистра)
10. В общем случае УУ формирует управляющие сигналы для выполнения следующих основных процедур: выборки из регистра-счетчика адреса
11. считывания из регистра команд и регистров МПП отдельных составляющих адресов операндов (чисел), участвующих в вычислениях, и
12. Арифметико-логическое устройство Арифметико-логическое устройство (АЛУ) предназначено для выполнения арифметических и логических операций преобразования информации. Функционально простейшее
13. Сумматор – вычислительная схема, выполняющая процедуру сложения поступающих на ее вход двоичных кодов; сумматор имеет разрядность
14. Схемы управления принимают по кодовым шинам инструкций управляющие сигналы от устройства управления и преобразуют их в
15. Микропроцессорная память Микропроцессорная память (МПП) базового МП 8086 включает в себя 14 двухбайтовых запоминающих регистров. У
16. Все регистры можно разделить на 4 группы: универсальные регистры: АХ, ВХ, СХ, DX; сегментные регистры: CS,
17. Если регистры 4-байтовые или 8-байтовые, их имена несколько изменяются, например, 4-байтовые универсальные регистры АХ, ВХ, СХ,
18. Универсальные регистры Регистры АХ, ВХ, СХ и DX являются универсальными (их часто называют регистрами общего назначения
19. В частности: регистр АХ – регистр-аккумулятор, через него осуществляется ввод-вывод данных в МП, а при выполнении
20. Сегментные регистры Регистры сегментной адресации CS, DS, SS, ES используются для хранения начальных адресов полей памяти
21. Регистры смещений Регистры смещений (внутрисегментной адресации) IP, SP, BP, SI, DI предназначены для хранения относительных адресов
22. Регистр флагов Регистр флагов F содержит условные одноразрядные признаки-маски или флаги, управляющие прохождением программы в ПК;
23. Статусные флаги: CF (Carry Flag) – флаг переноса. Содержит значение «переносов» (0 или 1) из старшего
24. ZF (Zero Flag) – флаг нуля. Устанавливается в 1, если результат операции равен нулю; если результат
25. Управляющие флаги: TF (Trap Flag) – флаг системного прерывания (трассировки). Единичное состояние этого флага переводит процессор
26. Интерфейсная часть МП Интерфейсная часть МП предназначена для связи и согласования МП с системной шиной ПК,
27. Некоторые из названных устройств, такие как узел формирования адреса и регистр команды, непосредственно выполняемой МП, функционально
28. Схема управления шиной и портами выполняет следующие функции: формирование адреса порта и управляющей информации для него
29. Схема управления шиной и портами использует для связи с портами кодовые шины инструкций, адреса и данные
31. Скачать презентацию

Слайд 2

Физическая и функциональная структура микропроцессора
Физическая структура микропроцессора достаточно сложна. Ядро

процессора содержит главный управляющий модуль и исполняющие модули – блоки выполнения операций над целочисленными данными. К локальным управляющим схемам относятся: блок выполнения операций с плавающей запятой, модуль предсказания ветвлений, модуль преобразования CISC-инструкций во внутренний RISC-микрокод, регистры микропроцессорной памяти (в МП типа VLIW до 256 регистров), регистры кэш-памяти 1-го уровня (отдельно для данных и инструкций), шинный интерфейс и многое другое.

Слайд 3

В состав микропроцессора Pentium обычно входят следующие физические компоненты:
Core – ядро

МП;
Execution Unit – исполняющий модуль;
Integer ALU – АЛУ для операций с целыми числами (с фиксированной запятой);
Registers – регистры;
Floating Point Unit – блок для работы с числами с плавающей запятой;
Primary Cache – кэш первого уровня, в том числе кэш данных (Data Cache) и кэш команд (Code Cache);
Instruction Decode and Prefetch Unit и Branch Predictor – блоки декодирования инструкций, опережающего их исполнения и предсказания ветвлений;
Bus Interface – интерфейсные шины, в том числе 64- и 32-битовые шины, и выход на системную шину к оперативной памяти.

Слайд 4

Функционально МП можно разделить на две части:
операционную, содержащую устройство управления (УУ),

арифметико-логическое устройство (АЛУ) и микропроцессорную память (МПП) (за исключением нескольких адресных регистров);
интерфейсную, содержащую адресные регистры МПП; блок регистров команд – регистры памяти для хранения кодов команд, выполняемых в ближайшие такты, схемы управления шиной и портами.

Слайд 5

Обе части МП работают параллельно, причем интерфейсная часть опережает операционную, так

что выборка очередной команды из памяти (ее запись в блок регистров команд и предварительный анализ) выполняется во время выполнения операционной частью предыдущей команды. Современные микропроцессоры имеют несколько групп регистров в интерфейсной части, работающих с различной степенью опережения, что позволяет выполнять операции в конвейерном режиме. Такая организация МП позволяет существенно повысить его эффективное быстродействие.

Слайд 6

Устройство управления
Устройство управления (УУ) является функционально наиболее сложным устройством ПК –

оно вырабатывает управляющие сигналы, поступающие по кодовым шинам инструкций (КШИ) во все блоки машины.

Слайд 7

Укрупненная функциональная схема УУ

Слайд 8

На рисунке представлены:
регистр команд – запоминающий регистр, в котором хранится код

команды: код выполняемой операции (КОП) и адреса операндов, участвующих в операции. Регистр команд расположен в интерфейсной части МП, в блоке регистров команд (в МП с конвейерным выполнением команд имеется несколько регистров команд);
дешифратор операций – логический блок, выбирающий в соответствии с поступающим из регистра команд кодом операции (КОП) один из множества имеющихся у него выходов;
постоянное запоминающее устройство (ПЗУ) микропрограмм, хранящее в своих ячейках управляющие сигналы (импульсы), необходимые для выполнения в блоках ПК процедур обработки информации. Импульс по выбранному дешифратором операций проколу в соответствии с кодом операции считывает из ПЗУ микропрограмм необходимую последовательность управляющих сигналов;

Слайд 9

узел формирования адреса (находится в интерфейсной части МП) – устройство, вычисляющее

полный адрес ячейки памяти (регистра) по реквизитам, поступающим из регистра команд и регистров МПП;
кодовые шины данных, адреса и инструкций – часть внутренней интерфейсной шины микропроцессора.

Слайд 10

В общем случае УУ формирует управляющие сигналы для выполнения следующих основных

процедур:

выборки из регистра-счетчика адреса команды МПП (регистра IP) адреса ячейки ОЗУ, где хранится очередная команда программы;
выборки из ячеек ОЗУ кода очередной команды и приема считанной команды в регистр команд;
расшифровки кода операции и признаков выбранной команды;
считывания из соответствующих расшифрованному коду операции ячеек ПЗУ микропрограмм управляющих сигналов (импульсов), определяющих во всех блоках машины процедуры выполнения заданной операции, и пересылки управляющих сигналов в эти блоки;

Слайд 11

считывания из регистра команд и регистров МПП отдельных составляющих адресов операндов

(чисел), участвующих в вычислениях, и формирование полных адресов операндов;
выборки операндов (по сформированным адресам) и выполнения заданной операции обработки этих операндов;
записи результатов операции в память;
формирования адреса следующей команды программы.

Слайд 12

Арифметико-логическое устройство
Арифметико-логическое устройство (АЛУ) предназначено для выполнения арифметических и логических операций

преобразования информации. Функционально простейшее АЛУ состоит обычно из 2-х регистров, сумматора и схем управления (местного устройства управления).

Слайд 13

Сумматор – вычислительная схема, выполняющая процедуру сложения поступающих на ее вход

двоичных кодов; сумматор имеет разрядность двойного машинного слова.
Регистры – быстродействующие ячейки памяти различной длины: регистр 1 имеет разрядность двойного слова, а регистр 2 – разрядность слова. При выполнении операций в регистр 1 помещается первое число, участвующее в операции, а по завершении операции – результат; в регистр 2 – второе число, участвующее в операции (по завершении операции информация в нем не изменяется). Регистр 1 может и принимать информацию с кодовых шин данных, и выдавать информацию на них; регистр 2 только получает информацию с этих шин.

Слайд 14

Схемы управления принимают по кодовым шинам инструкций управляющие сигналы от устройства

управления и преобразуют их в сигналы для управления работой регистров и сумматора АЛУ.
АЛУ выполняет арифметические операции «+», «–», «×» и «:» только над двоичной информацией с запятой, фиксированной после последнего разряда, то есть только над целыми двоичными числами. Выполнение операций над двоичными числами с плавающей запятой и над двоично-кодированными десятичными числами осуществляется с привлечением математического сопроцессора или по специально составленным программам.

Слайд 15

Микропроцессорная память
Микропроцессорная память (МПП) базового МП 8086 включает в себя 14

двухбайтовых запоминающих регистров. У МП 80286 и выше имеются дополнительные регистры, например, у МП типа VLIW есть 256 регистров, из которых 128 – регистры общего назначения. У МП 80386 и выше некоторые регистры, в том числе и регистры общего назначения, – 4-байтовые (у МП Pentium есть и восьмибайтовые регистры). Но в качестве базовой модели, в частности для языка программирования Assembler и отладчика программ Debug, используется 14-регистровая система МПП.

Слайд 16

Все регистры можно разделить на 4 группы:
универсальные регистры: АХ, ВХ, СХ,

DX;
сегментные регистры: CS, DS, SS, ES;
регистры смещения: IP, SP, BP, SI, DI;
регистр флагов: F.

Слайд 17

Если регистры 4-байтовые или 8-байтовые, их имена несколько изменяются, например, 4-байтовые

универсальные регистры АХ, ВХ, СХ, DX именуются соответственно ЕАХ, ЕВХ, ЕСХ, EDX. При этом если используется их двухбайтовая или однобайтовая часть, наименования этих частей регистров соответствуют рассматриваемым ниже.

Слайд 18

Универсальные регистры
Регистры АХ, ВХ, СХ и DX являются универсальными (их часто

называют регистрами общего назначения – РОН); каждый из них может использоваться для временного хранения любых данных, при этом позволено работать с каждым регистром целиком, а можно отдельно и с каждой его половиной (регистры АН, BH, СН, DH – старшие (High) байты, а регистры AL, BL, CL, DL – младшие (Low) байты соответствующих 2-байтовых регистров). Но каждый из универсальных регистров может использоваться и как специальный при выполнении некоторых конкретных команд программы.

Слайд 19

В частности:
регистр АХ – регистр-аккумулятор, через него осуществляется ввод-вывод данных в

МП, а при выполнении операций умножения и деления АХ используется для хранения первого числа, участвующего в операции (множимого, делимого), и результата операции (произведения, частного) после ее завершения;
регистр ВХ часто используется для хранения адреса базы в сегменте данных и начального адреса поля памяти при работе с массивами;
регистр СХ – регистр-счетчик, используется как счетчик числа повторений при циклических операциях;
регистр DX используется как расширение регистра-аккумулятора при работе с 32-разрядными числами и при выполнении операций умножения и деления, используется для хранения адреса ячейки памяти или порта внешних устройств при операциях ввода-вывода.

Слайд 20

Сегментные регистры
Регистры сегментной адресации CS, DS, SS, ES используются для хранения

начальных адресов полей памяти (сегментов), отведенных в программах для хранения:
команд программы (сегмент кода – CS);
данных (сегмент данных – DS);
стековой области памяти (сегмент стека – SS);
дополнительной области памяти данных при межсегментных пересылках (расширенный сегмент – ES), поскольку размер сегмента в реальном режиме работы МП ограничен величиной 64 Кбайт.

Слайд 21

Регистры смещений
Регистры смещений (внутрисегментной адресации) IP, SP, BP, SI, DI предназначены

для хранения относительных адресов ячеек памяти внутри сегментов (смещений относительно начала сегментов):
регистр IP (Instruction Pointer) хранит смещение адреса текущей команды программы;
регистр SP (Stack Pointer) – смещение вершины стека (текущего адреса стека);
регистр BP (Base Pointer) – смещение начального адреса поля памяти, непосредственно отведенного под стек;
регистры SI, DI (Source Index и Destination Index соответственно) предназначены для хранения адресов индекса источника и приемника данных при операциях над строками, матрицами и им подобных.

Слайд 22

Регистр флагов
Регистр флагов F содержит условные одноразрядные признаки-маски или флаги, управляющие

прохождением программы в ПК; флаги работают независимо друг от друга, и лишь для удобства они помещены в единый регистр. Всего в регистре содержится 9 флагов: 6 из них статусные, отражают результаты операций, выполненных в компьютере (их значения используются, например, при выполнении команд условной передачи управления – команд ветвления программы), а 3 других – управляющие, непосредственно определяют режим исполнения программы.

Слайд 23

Статусные флаги:
CF (Carry Flag) – флаг переноса. Содержит значение «переносов» (0

или 1) из старшего разряда при арифметических операциях и некоторых операциях сдвига и циклического сдвига;
PF (Parity Flag) – флаг четности. Проверяет младшие восемь битов результатов операций над данными. Нечетное число единичных битов приводит к установке этого флага в 0, а четное – в 1;
AF (Auxiliary Carry Flag) – флаг логического переноса в двоично-десятичной арифметике. Вспомогательный флаг переноса устанавливается в 1, если арифметическая операция приводит к переносу или заему четвертого справа бита однобайтового операнда. Этот флаг используется при арифметических операциях над двоично-десятичными кодами и кодами ASCII;

Слайд 24

ZF (Zero Flag) – флаг нуля. Устанавливается в 1, если результат

операции равен нулю; если результат не равен нулю, ZF обнуляется;
SF (Sign Flag) – флаг знака. Устанавливается в соответствии со знаком результата после арифметических операций: положительный результат устанавливает флаг в 0, отрицательный – в 1;
OF (Overflow Flag) – флаг переполнения. Устанавливается в 1 при арифметическом переполнении: если возник перенос в знаковый разряд при выполнении знаковых арифметических операций, если частное от деления слишком велико и переполняет регистр результата.

Слайд 25

Управляющие флаги:
TF (Trap Flag) – флаг системного прерывания (трассировки). Единичное состояние

этого флага переводит процессор в режим пошагового выполнения программы (режим трассировки);
IF (Interrupt Flag) – флаг прерываний. При нулевом состоянии этого флага прерывания запрещены, при единичном – разрешены;
DF (Direction Flag) – флаг направления. Используется в строковых операциях для задания направления обработки данных. При нулевом состоянии флага команда увеличивает содержимое регистров SI и DI на единицу, обусловливая обработку строки «слева направо»; при единичном – «справа налево».

Слайд 26

Интерфейсная часть МП
Интерфейсная часть МП предназначена для связи и согласования МП

с системной шиной ПК, а также для приема, предварительного анализа команд выполняемой программы и формирования полных адресов операндов и команд. Интерфейсная часть включает в свой состав:
адресные регистры МПП;
узел формирования адреса;
блок регистров команд, являющийся буфером команд в МП;
внутреннюю интерфейсную шину МП;
схемы управления шиной и портами ввода-вывода.

Слайд 27

Некоторые из названных устройств, такие как узел формирования адреса и регистр

команды, непосредственно выполняемой МП, функционально входят в состав устройства управления.
Порты ввода-вывода – это пункты системного интерфейса ПК, через которые МП обменивается информацией с другими устройствами. Всего портов у МП может быть 65 536 (равно количеству разных адресов, которые можно представить числом формата «слово»). Каждый порт имеет адрес – номер порта; по существу это адрес ячейки памяти, являющейся частью устройства ввода-вывода, использующего этот порт, а не частью основной памяти компьютера.
Порту устройства соответствуют аппаратура сопряжения и два регистра памяти – для обмена данными и управляющей информацией. Некоторые внешние устройства используют и основную намять для хранения больших объемов информации, подлежащей обмену. Многие стандартные устройства (НЖМД, НГМД, клавиатура, принтер, сопроцессор и т.д.) имеют постоянно закрепленные за ними порты ввода-вывода.

Слайд 28

Схема управления шиной и портами выполняет следующие функции:
формирование адреса порта и

управляющей информации для него (переключение порта на прием или передачу и т. д.);
прием управляющей информации от порта, информации о готовности порта и его состоянии;
организация сквозного канала в системном интерфейсе для передачи данных между портом устройства ввода-вывода и МП.

Слайд 29

Схема управления шиной и портами использует для связи с портами кодовые

шины инструкций, адреса и данные системной шины: при доступе к порту МП посылает сигнал по кодовой шине инструкций (КШИ), который оповещает все устройства ввода-вывода, что адрес на кодовую шину адреса (КША) является адресом порта, а затем посылает и сам адрес порта. Устройство с совпадающим адресом порта дает ответ о готовности. После чего по кодовой шине данных (КШД) осуществляется обмен данными.

ЭВМ и периферийные устройства. Физическая и функциональная структура микропроцессора. (Лекция 3)

Содержание

Физическая и функциональная структура микропроцессора Физическая структура микропроцессора достаточно сложна. Ядро

В состав микропроцессора Pentium обычно входят следую­щие физические компоненты:Core – ядро

Функционально МП можно разделить на две части:операционную, содержащую устройство управления (УУ),

Обе части МП работают параллельно, причем интерфейсная часть опережает операционную, так

Устройство управленияУстройство управления (УУ) является функционально наиболее сложным устрой­ством ПК –

Укрупненная функциональная схема УУ

На рисунке представлены:регистр команд – запоминающий регистр, в котором хранится код

узел формирования адреса (находится в интерфейсной части МП) – устройство, вычисляющее

В общем случае УУ формирует управляющие сигналы для выполнения следую­щих основных

считывания из регистра команд и регистров МПП отдельных составляющих ад­ресов операндов

Арифметико-логическое устройствоАрифметико-логическое устройство (АЛУ) предназначено для выполнения ариф­метических и логических операций

Сумматор – вычислительная схема, выполняющая процедуру сложения посту­пающих на ее вход

Схемы управления принимают по кодовым шинам инструкций управляющие сигналы от устройства

Микропроцессорная памятьМикропроцессорная память (МПП) базового МП 8086 включает в себя 14

Все регистры можно разделить на 4 группы:универсальные регистры: АХ, ВХ, СХ,

Если регистры 4-байтовые или 8-байтовые, их имена несколько изменяются, на­пример, 4-байтовые

Универсальные регистрыРегистры АХ, ВХ, СХ и DX являются универсальными (их часто

В частности:регистр АХ – регистр-аккумулятор, через него осуществляется ввод-вывод дан­ных в

Сегментные регистрыРегистры сегментной адресации CS, DS, SS, ES используются для хранения

Регистры смещенийРегистры смещений (внутрисегментной адресации) IP, SP, BP, SI, DI предназначе­ны

Регистр флаговРегистр флагов F содержит условные одноразрядные признаки-маски или флаги, управляющие

Статусные флаги:CF (Carry Flag) – флаг переноса. Содержит значение «переносов» (0