Формирование синуса на плисс

образца с 8 каналами, параллельно работать несколько
каналов не могут без задержки (что противоречит ТЗ).

работы для дальнейшего
упрощения работы
2)Написание проекта из под Qurtus Prime 18.0
4)Отладка проекта
3)Внедрение в СВР

Формирование синуса

Стандарт Verilog поддерживает тип real для симуляции, но не поддерживает его для синтеза. Это значит, что не то, что синус или косинус, но даже базовые математические операции вроде сложения, вычитания или умножения для реальных чисел придется каким-то образом реализовывать с помощью двоичной логики и регистров reg.

сигнала в аналитическом виде и выполняет в микропроцессоре вычислений по заданной программе. В памяти устройства хранятся лишь параметры генерируемого сигнала. Программа вычисляет отсчеты функции с некоторым заданным интервалом. При необходимости получения аналогового сигнала далее используется ЦАП.
Табличный метод генерации предполагает, что предварительно вычисленные цифровые отсчеты функции постоянно хранятся в памяти. Формирование очередного отсчета сводится к операциям подготовки адреса и чтения соответствующей ячейки памяти.

передачи сигнала (Cyclone IV)
2)Написана большая часть кода для приёма сигнала
3)Сейчас проводится отладка проекта, но большая часть уже отлажена

Программирование в Qurtus Prime 18.0

СБИС ПЛ Cyclone IV отличаются самой низкой стоимостью логического элемента и самым низким энергопотреблением. Кроме трансиверов микросхемы содержат аппаратные умножители, блоки встроенного ОЗУ и аппаратные IP-блоки контроллеров PCI Express.
Семейство Cyclone IV состоит из следующих подсемейств:
Cyclone IV E – не содержит встроенных трансиверов и аппаратных контроллеров;
Cyclone IV GX – содержит встроенные трансиверы с максимальной скоростью передачи данных 3.125 Гбит/с или 2.5 Гбит/с, и аппаратный контроллер PCI Express (его мы и будем использовать).

СБИС ПЛ семейства Cyclone IV