Состав и структура персональных ЭВМ и вычислительных систем

Содержание

Слайд 2

Состав и структура персональных ЭВМ и вычислительных систем

Состав и структура персональных ЭВМ и вычислительных систем

Слайд 3

Вычислительные архитектуры

Вычислительные архитектуры

Слайд 4

принстонская и гарвардская архитектуры В 30-х годах прошлого века военное ведомство

принстонская и гарвардская архитектуры
В 30-х годах прошлого века военное ведомство США

поручило Гарвардскому и Принстонскому университетам разработать электромеханическую вычислительную систему для военно-морской артиллерии. Результатом усилий этих университетов стали две концепции построения вычислительных систем, которые определили развитие мировой вычислительной техники почти на 100 лет вперед. Это гарвардская и принстонская (более известная как фон Неймановская) архитектуры.
Их основное отличие заключалось в том, что архитектура фон Неймана использовала единую память (общую шину данных), а гарвардская предполагала наличие нескольких шин (в оригинале две: шина данных и шина команд).
Преимущества машины фон Неймана оценили сразу, поскольку в ней содержалось значительно меньше проводников между арифметико-логическим устройством (АЛУ) и областью памяти, и на долгие годы она стала эталоном для создания ВС. Именно фон-неймановская архитектура с подачи Джона Кока являлась прародителем процессоров RISC (Reduced Instruction Set Computer – вычисления с сокращенным набором команд).
Слайд 5

Принципы фон Неймана(1945г.) Принцип программного управления Принцип однородности памяти Принцип адресности

Принципы фон Неймана(1945г.)

Принцип программного управления
Принцип однородности памяти
Принцип адресности
Принцип двоичного кодирования -согласно этому

принципу, вся информация, как данные, так и команды, кодируются двоичными цифрами 0 и 1. Каждый тип информации представляется двоичной последовательностью и имеет свой формат. Последовательность битов в формате, имеющая определенный смысл, называется полем. В числовой информации обычно выделяют поле знака и поле значащих разрядов. В формате команды можно выделить два поля: поле кода операции и поле адресов.
Слайд 6

Принципы фон Неймана(2000 –е годы) Оперативная память(ОП) организована как совокупность машинных

Принципы фон Неймана(2000 –е годы)

Оперативная память(ОП) организована как совокупность машинных слов(МС)

фиксированной длины или разрядности
ОП образует единое адресное пространство, адреса МС возрастают от младших к старшим
В ОП размещаются как данные, так и программы
Команды выполняются в естественной последовательности(по возрастанию адресов в ОП), пока не встретиться команда управления(перехода), в результате которой естественная последовательность нарушиться
ЦП может произвольно обращаться к любым адресам в ОП для выборки и записи в МС чисел и команд
Слайд 7

Функциональные блоки Центральное устройство(ЦУ) включает ЦП(CPU) и ОП(RAM) Арифметико-логическое устройство(АЛУ) Внешние устройства(ВУ) Интерфейсы(каналы связи)

Функциональные блоки

Центральное устройство(ЦУ) включает ЦП(CPU) и ОП(RAM)
Арифметико-логическое устройство(АЛУ)
Внешние устройства(ВУ)
Интерфейсы(каналы связи)

Слайд 8

Машина фон Неймана состоит из запоминающего устройства (памяти) - ЗУ, арифметико-логического

Машина фон Неймана состоит из запоминающего устройства (памяти) - ЗУ, арифметико-логического

устройства - АЛУ, устройства управления – УУ, а также устройств ввода и вывода.
Программы и данные вводятся в ЗУ из устройства ввода через АЛУ.
Результаты выводятся из АЛУ в ЗУ или устройство вывода.
УУ управляет всеми частями компьютера. От УУ на другие устройства поступают сигналы «что делать», а от других устройств УУ получает информацию об их состоянии.
УУ содержит специальный регистр (ячейку), который называется «Счетчик команд». После загрузки программы и данных в память в счетчик команд записывается адрес первой команды программы. УУ считывает из памяти содержимое ячейки памяти, адрес которой находится в счетчике команд, и помещает его в специальное устройство — «Регистр команд».
Слайд 9

Архитектура «звезда» Оперативная память Процессор Внешнее устройство

Архитектура «звезда»

Оперативная память

Процессор

Внешнее
устройство

Слайд 10

Иерархическая архитектура ЭВМ Оперативная память Процессор Канальный процессор Канальный процессор Контроллер

Иерархическая архитектура ЭВМ

Оперативная память

Процессор

Канальный
процессор

Канальный
процессор

Контроллер

Контроллер

Внешнее
устройство

Внешнее
устройство

Внешнее
устройство

Слайд 11

Магистральная архитектура ЭВМ Оперативная память Оперативная память Процессор Процессор Контроллер Контроллер

Магистральная архитектура ЭВМ

Оперативная память

Оперативная
память

Процессор

Процессор

Контроллер

Контроллер

Контроллер

Контроллер

Внешнее
устройство

Магистраль(общая шина)