Цифровой логический уровень. Транзистор

Вентиль И-НЕ
Если и V1, и V2 высокие, то оба транзистора проводят

Обозначения основных вентилей и таблицы истинности

Вентили НЕ-И и НЕ-ИЛИ требуют по

Классификация технологий производства вентилей
Биполярная
- ТТЛ (транзисторно-транзисторная логика)
- ЭСЛ (эмиттерно-связанная

Функция большинства – на выходе 1, если большинство переменных = 1

Алгоритм построения схемы для любой булевой функции

Построенную схему можно преобразовать, чтобы

Одну и ту же функцию можно реализовать разными схемами с разным числом

Для минимизации булевых функций используются законы булевой алгебры

Иллюстрация к законам Де-Моргана

Примеры схем для функции XOR (Исключающее ИЛИ)

Позитивная и негативная логика

Позитивная логика:
0 – 0 вольт, 1 –

Интегральные схемы

Сейчас на одну микросхему помещают уже десятки миллионов транзисторов

Мультиплексор

Линии управления A,B,C кодируют 3-разрядное двоичное число, которое определяет, какую из

Схемы на мультиплексорах

Обозначение мультиплексора

Пример реализации функции большинства на мультиплексоре (просто подаём 1

Декодер
получает на вход n-разрядное число i и выставляет 1 на i-й

Компаратор
сравнивает n-разрядные слова на равенство/неравенство

Программируемые логические матрицы
Содержат плавкие перемычки. Пережигая их, можно получать
разные логические схемы

ПЛМ

Арифметические схемы
Схема сдвига:

D – входные линии, S – выходные линии
C –

Полусумматор

Полный одноразрядный сумматор

Сумматоры многоразрядных чисел
Простой подход:
Cоединить последовательно N одноразрядных полных сумматоров (получится сумматор

Простейшее одноразрядное арифметико-логическое устройство
(одноразрядная микропроцессорная секция)

F0 И F1 – команда управления:
00

Простейшее 8-разрядное арифметико-логическое устройство

Сигнал INC позволяет считать A+1 или A+B+1

Тактовые генераторы (генераторы импульсов)

Если нужно на каждом такте выполнить несколько событий

Устройство памяти
SR-защелка:

В режиме хранения S=R=0, и защелка может находиться в одном

Синхронная SR-защелка:

Появление единицы на синхронизирующем входе – включение или стробирование

Синхронная D-защелка

Отличия защелок и триггеров
Защелка (latch) запускается уровнем сигнала
Триггер (flip-flop) запускается перепадом

В результате получаем D-триггер:

Обозначения защелок и триггеров:

a – защелка, загружающая значение

8-битный регистр:

Синхросигнал подаётся на 11-й вход. Он инвертируется на входе в

Организация памяти большого объёма

На рисунке память содержит четыре 3-разрядных слова
Каждая операция