Цифровые устройства и микропроцессоры. Тема 1. Основы схемотехники и элементная база цифровых электронных устройств

Приоритетные шифраторы

При наличии сигнала Е=0 работает аналогично. Если Е=1, на всех выходах ИС единица, независимо от сигналов на других входах. Выходы G и Е0 используются при наращивании разрядности шифратора путем объединения ИС.

2.1. Мультиплексоры

Четырехканальный одноразрядный мультиплексор

Двухканальный 4-х разрядный мульти-плексор с тремя состояниями выхода. ОЕ=0 разреш. Работу мультиплексора. ОЕ=1 – ТС выхода.

Условные графические обозначения интегральных микросхем мультиплексоров

2.2. Демультиплексоры

Четырехканальный одноразрядный демультиплексор

Сумматор предназначен для арифметического сложения чисел представленных в двоичном коде.

Слагаемые А = aia0 и В = bib0 подаются на вх. сумматора в параллельном коде, т.е одновременно. На вых. сумматора образуется сумма s = s1s0. Cигнал пере-носа последовательно распространяется от младшего разряда к старшему. На выходе с2 вырабатывается единица переноса в следующий старший разряд.

Условные графические обозначения ИМС сумматоров

Сумматор 555ИМ5 содержит в одном корпусе два неза-висимых однораз-рядных сумматора.

ИМС 133ИМЗ представ-ляет собой четырехраз-рядный сумматор с параллельным перено-сом. Для наращивания разрядности использу-ются выводы С0 и С4.

Вход для учёта сигналов переноса из младших разрядов

Выход для учёта сигналов переноса в старшие разряды

INTR

INTA

RST5.5

RST6.5

RST7.5

TRAP

SID

SOD

AC

IR

RF

ДШ команд и формирователь
МЦ

MUX/DMUX
W Z
B C
D E
H L
SP
PC
INC/DEC
RA

Блок синхронизации и управления
Синхр. Управление шиной ПДП Сброс

RESET

BA

BA/D

16

8

8

8

8

A

AD

TR

8 Внутренняя ШД

x1 x2

CLK

RD

WR

S1 S0

IO/M

ALE

READY

HOLD

HLDA

RESIN

ALU

AC

TR

Суть метода: каждое слово кода дополняется контрольным разрядом, значение которого подбирается так, чтобы сделать чётным (нечётным) вес каждой кодовой комбинации.

После передачи кодовой комбинации производится сложение её разрядов по модулю 2 (свёртка по модулю 2) и проверяется четность (нечётность) веса принятой комбинации. Если чётность (нечётность) веса комбинации изменилась - ошибка операции.

Вх. ИС ИП5 форм. сигнал в 9-м контр. разряде т.о., чтобы вес 9-ти разрядного вх. кода был нечётным. Если в вых. коде нет ошибок, его вес остаётся нечётным. Свёртка по модулю 2 такого кода выходной ИС ИП5 даст Е=0 на её вых., т.е. ошибка отсутствует.

Если в вых. коде есть единичная ошибка, его вес становится чётным. Свёртка кода выходной ИС ИП5 даст Е=1 на её вых., т.е. фиксируется ошибка.

Пример: на ИМС 155ИД4 (дешифратор 2x4, n=2, m=4), УГО которой представлено на рисунке построить схему устройства дешифрации кодов размерности 4x12 (N=4, M=12), определить К, Р и tЗД.

На инф. входы ИМС ДШ 2-ой ступени подать 2 младших разряда вх. кода устр-ва дешифрации x1,х0.

На инф. вх. ИМС ДШ 1-ой ступени подать следующие 2 мл. разряда вх. кода - x3,х2. Инф. выходы ДШ 1-ой ступени подкл. к разрешающим входам ДШ 2-ой ступени

7. Определить требуемое количество ИМС для построения устройства - K.

Расчет энергопотребления устройства

N – число ЛЭ в одной ИМС (определяется по схеме или по уравнениям каналов);

РПОТР.СР – средняя мощность, потребляемая одним ЛЭ (задается справочно);

1. Определить задержку передачи сигнала одной ИМС ДШ

2. Определить время задержки передачи сигнала по одному каналу (tЗД)

k - макс. кол-во ЛЭ, которые проходит сигнал при распространении от входа к выходу ИМС ДШ (структурная глубина схемы), определяемая по его структурной схеме;

tзд.ср – среднее время задержки одного ЛЭ (задается справочно);

L – количество ступеней устройства.

Методика решения

2. Выбрать из справочника ИМС мультиплексора не менее чем с k управляющими входами и не менее чем с n информационными каналами.

4. Построить схему устройства, с учетом того, что каждый мультиплексор коммутирует на выход одноименные разряды разных входных слов.

5. Расчет энергопотребления и быстродействия аналогичен рассм. в п.5.1.

Схема четырехканального двухразрядного коммутатора

ИМС – 155КП2