Оперативная память

Содержание

Слайд 2

1. Реализуется обычно на микросхемах DRAM = Dynamic RAM, т.к. они

1. Реализуется обычно на микросхемах DRAM = Dynamic RAM, т.к. они

имеют наилучшее сочетание
объёма информации
плотности записи
быстродействия
энергопотребления
цены (≈1 руб/МБ)

«Динамическая» – должна постоянно работать:

Слайд 3

При записи 1 – заряжаем, 0 – разряжаем При чтении –

При записи 1 – заряжаем,
0 – разряжаем

При чтении –

всегда разряжаем

Если был 0, то 0 и останется
1, то заряжаем снова

Слайд 4

Если постоянно читаем, то информация не теряется Иначе, нужна периодическая (раз

Если постоянно читаем, то информация не теряется

Иначе, нужна периодическая (раз в

0.01 с) регенерация – чтение каждой ячейки
Слайд 5

2. Производительность Это количество считанных или записанных байт в секунду Н-р,

2. Производительность

Это количество считанных или записанных байт в секунду
Н-р, DDR2 SDRAM:

до 8 ГБ/с на канал при последовательном чтении нескольких байт, а иначе до ≈ 1 ГБ/с
Слайд 6

Для её роста повышают: быстродействие ячеек разрядность шины данных (до 256

Для её роста повышают:
быстродействие ячеек
разрядность шины данных (до 256

бит!)
объём и частоту буфера (кэша)
количество независимых банков (матриц): в одних идут фазы чтения-записи, в других – фаза восстановления
Слайд 7

А также применяют конвейер – цикл обработки расслоение памяти – сохранение последовательных слов в разных модулях

А также применяют
конвейер – цикл обработки
расслоение памяти –

сохранение последовательных слов в разных модулях
Слайд 8

3. Синхронная (S) DRAM – с конвейером Контроллер памяти (в чипсете

3. Синхронная (S) DRAM – с конвейером

Контроллер памяти (в чипсете

или ЦП) циклично выдаёт:

номер чипа (CS# – Chip Select)
номер банка (BA# – Bank Active)
номер строки
RAS# – Row Access Strobe – сигнал, подтверждающий выставление номера строки на шину адреса

Слайд 9

строка целиком копируется в буфер номер столбца CAS# разрешение чтения или

строка целиком копируется в буфер
номер столбца
CAS#
разрешение чтения

или записи
чтение ячейки из буфера
закрытие строки (Precharge)
Слайд 10

row column row data RAS# CAS# время доступа

row

column

row

data

RAS#

CAS#

время доступа

Слайд 11

4. Виды SDRAM DDR SDRAM Dual Data Rate – удвоенный темп

4. Виды SDRAM

DDR SDRAM

Dual Data Rate – удвоенный темп передачи

данных – за счёт использования обоих фронтов импульсов
Слайд 12

Схема работы 2 буфера (регистра)

Схема работы

2 буфера (регистра)

Слайд 13

Частота буфера удвоена (но частота ядра старая) ⇒ рост скорости в

Частота буфера удвоена (но частота ядра старая) ⇒ рост скорости

в нек. задачах
Гашение отражённых импульсов ⇒ более стабильная работа

DDR2

Слайд 14

частота до 533 МГц шина 8 байт 2 канала 2*533*8*2 = 16.6 ГБ/с на систему

частота до 533 МГц
шина 8 байт
2 канала

2*533*8*2 =

16.6 ГБ/с на систему
Слайд 15

Схема работы 4 буфера

Схема работы

4 буфера

Слайд 16

DDR3 U=1.5 В 8 банков автоподстройка импеданса

DDR3

U=1.5 В
8 банков
автоподстройка импеданса

Слайд 17

8 буферов

8 буферов

Слайд 18

Слайд 19

GDDR – ОЗУ для видеокарт GDDR3 ≈ DDR2 GDDR4 ≈ DDR3

GDDR – ОЗУ для видеокарт

GDDR3 ≈ DDR2
GDDR4 ≈ DDR3

Слайд 20

5. Спецификации DRAM по частоте передачи данных (н-р, DDR2-800 = 2*400

5. Спецификации DRAM

по частоте передачи данных (н-р, DDR2-800 = 2*400

МГц)
по пропускной способности (н-р, PC2-6400 = 6400 МБ/с)

*8 байт

Зашиты в чип SPD (Serial Presence Detect)

Слайд 21

Тайминги (времена задержек в тактах шины памяти) CL (CAS# Latency) CAS#

Тайминги (времена задержек в тактах шины памяти)
CL (CAS# Latency)

CAS# to data delay
RAS# to CAS# delay
RAS# precharge time – время переключения на другую строку
Time of RAS# activity – время ожидания повторного обращения к строке
CR (command rate) время между CS# и RAS#

Н-р, 4.0, 4, 4, 12, 2T

Слайд 22

Возможности разгона Для уменьшения таймингов приходится снижать частоту

Возможности разгона

Для уменьшения таймингов приходится снижать частоту

Слайд 23

напряжение (1.5–5 В) диапазон температур (-40 – +85 оС) затраты на

напряжение (1.5–5 В)
диапазон температур (-40 – +85 оС)
затраты

на регенерацию
ECC – коды коррекции ошибок
Слайд 24

Регистровая – с мультиплексором между контроллером и банками – для роста

Регистровая – с мультиплексором между контроллером и банками – для

роста объёма (н-р, до 24 ГБ). Но! Задержка на такт.
Слайд 25

6. Неисправности DRAM неустранимые: сожгли, сломали устранимые: перегрев, окислы, грязь на

6. Неисправности DRAM

неустранимые: сожгли, сломали
устранимые: перегрев, окислы, грязь на

контактах, отклонения в форме, амплитуде и частоте сигналов
случайные: радиация (н-р, КЛ)
Слайд 26

Вентиляторы для модулей ОЗУ

Вентиляторы для модулей ОЗУ

Слайд 27

Труднее всего устранить КЛ. Для полной защиты нужно десятки см свинца

Труднее всего устранить КЛ. Для полной защиты нужно десятки см свинца

и т. д.

Обычные ЭВМ – без защиты

Слайд 28

Случайный сбой раз в 10 лет на 1 модуль 10 см2

Случайный сбой раз в 10 лет на 1 модуль 10 см2

Слайд 29

Нужны ли контроль чётности или коррекция (ECC)? Для особо важных ЭВМ

Нужны ли контроль чётности или коррекция (ECC)?
Для особо важных ЭВМ –

да.
При этом производительность памяти слегка падает, усложняется модуль DRAM и чипсет.