Организация системы ввода вывода

Задачи системы вводы вывода

Глобальные задачи СВВ

Обеспечение максимальной производительности вычислительной системы.
Возможность изменения конфигурации периферийных устройств

Элементы системы ввода -вывода

Каналы

Порты

Интерфейсы

Контроллеры

Драйверы

Способы обмена

Программный

Прямой доступ
К памяти

Через систему
прерываний

Физическая
организация

Конструктивы

Логическая
организация

BIOS

Типы ввода – вывода процессора

Изолированный ввод-вывод.
Используются специальные команды МП: ввод,

Уровни обслуживания ввода-вывода

Программа

Блок
управления

Системная таблица

Буфер данных

Драйвер1

Драйвер N

Контроллер 1

Контроллер N

ПУ 1

ПУ N

Система

Функции драйверов

Проверка готовности контроллера и ПУ к обмену;
Формирование управляющих сигналов и

Способы организации СВВ

Программный.
На основе системы прерываний.
Прямой доступ к памяти.
Коммутаторный.
Без адресный «точка

Алгоритм программного ввода-вывода под управлением процессора

1. Сформировать начальный адрес области обмена

Система прерываний

Обработка прерывания.
Организация системы приоритетов через систему арбитража.

Диаграмма прерывания

Процедура обработки прерывания

Идентификация уровня запроса прерывания и источника.
Предоставление разрешения на прерывание

Характеристики систем прерывания

Время реакции Тр.
Время на переключение программ Тп=Тз+Тв.
Эффективность прерывания.
Глубина прерываний.

Глубина прерывания

СВВ с использованием системы прерываний

Прерывания

Аппаратные

Программные

Немаскируемые

Маскируемые

Отказы

Ловушки

Аварии

МП

МП различает 256 типов
прерываний, которые
кодируются

Способы разрешения конфликтов на магистральной шине

Арбитраж

Система обработки прерываний

Система
приоритетов

Арбитраж шины

Последовательный
Последовательный многоуровневый

Арбитр

УВВ 1

УВВ 2

УВВ 3

УВВ 4

Запрос
шины

Разрешение

Децентрализованный

Арбитраж шины

in

out

in

in

in

out

out

out

Линия арбитра +5 в

УВВ 1

УВВ 2

УВВ 3

УВВ 4

Запрос
шины

Шина
занята

Прерывание

Процесс переключения ЦП с одной программы на другую по внешнему сигналу

Фрагмент контроллера с разрядом разрешение прерывания в регистре состояния и управления

Вектор прерываний

Контроллер прерываний Intel 8259A

RGI – регистр запросов на прерывание.
PRB – схема

Связи контроллера прерываний

ЦП 8086

Контроллер
шины 8288

RD

WR

A0

EOI

INTR

INTA#

Контроллер
Прерываний
8259А

D 7 - 0

IRQ0 -

Обработка прерываний с программным опросом готовности

Используется одна
программа В-В

Обобщенная схема контроллера

Параллельный контроллер вывода

Синхронный – приемник и передатчик работают от одного тактового

Синхронный и асинхронный

Параллельный контроллер ввода

Контроллер последовательного вывода

Синхронный

Синхронный

Контроллер последовательного ввода

Контроллер асинхронного последовательного вывода

Контроллер асинхронного последовательного ввода

Контроллер ПДП может быть реализован как отдельное устройство, либо встраиваться в

Структура МПС с контроллером ПДП

МП

ОЗУ

Контроллер
ПДП

ВУ

ША

ШД

ШУ

HRQ

HRQ – запрос на захват шины.

HLDA

HLDA –

Последовательность ПДП

1. Принять запрос на ПДП от ВУ ( сигнал DRQ).
2.

Контроллер прямого доступа к памяти блок схема Intel 8237

CAR

BAR

CWR

WCR

MR

Канал 0

Канал 1

Канал 2

Канал

Назначение блоков контроллера ПДП

MR – регистр режима определяет параметры передачи:
-

Фрагмент контроллера прямого доступа к памяти

PIO- parallel Input-Output

Микросхема Intel 8255A

8255A

Порт А 8 разрядов

Порт В 8 разрядов

Порт

Программная модель UART(Universal Asynchronous Receiver Transmitter) МП AVR фирмы ATMEL

Регистр

Программная модель UART микропроцессоров AVR фирмы ATMEL

Регистр данных
приемника UDR

10(11)

Организация программ для передачи данных UART AVR

Программа
MovsBuf

Программа
обработки
прерываний
Transint

UDR

Организация обмена данных с

Организация кольцевого буфера на передачу в UART

Указатель хвоста очереди

Указатель головы очереди

Начало буфера

Голова

Организация программ для приема данных UART AVR

Подпрограмма
управления
вводом

Буфер
UART IN

Подпрограмма
управления
записью

UDR

Флаг MR B

Подтверждение
Приема старт