Простые микропроцессоры

Сентябрь 2, 2022

Главная
Алгебра
Простые микропроцессоры

Содержание

2. Структура простой МПС Магистрально-модульная структура Принстонская архитектура
3. Характеристики микропроцессора Тип корпуса Назначение выводов Архитектура Год выпуска Кодовое название Количество транзисторов Ядро Кэш L1
4. Структура контроллера ATMEL
5. Расположение и назначение выводов корпуса
6. Распределение памяти Гарвардская архитектура Линейно организована и имеет два адресных пространства. Линейно организована и имеет одно
7. Подключение внешнего ОЗУ 1564ИР22 Обращение к внешнему ОЗУ увеличивает время выполнения команды на 1 или 2
8. Временная диаграмма обращения ОЗУ
9. Интерфейсные схемы МПС Интерфейс – совокупность аппаратных и программных средств, обеспечивающих функциональную, электрическую и конструктивную совместимость
10. Шинные формирователи Transmit направление разрешение Разная нагрузочная способность входов-выходов КР1533 – ТТЛШ КР1554 - КМОП
11. Буферные регистры Временное хранение данных
12. Структура порта ввода вывода Индивидуальное управление каждым разрядом. Дополнительные функции на разряды портов.
13. Упрощенная схема программируемой линии порта ввода -вывода Регистр данных Регистр направления Регистр состояния
14. Структурная схема разряда порта AT90S4434 Обращение к портам производится через регистры ввода вывода. Для каждого порта
16. Скачать презентацию

Слайд 2

Структура простой МПС
Магистрально-модульная структура
Принстонская архитектура

Слайд 3

Характеристики микропроцессора
Тип корпуса
Назначение выводов
Архитектура
Год выпуска
Кодовое название
Количество транзисторов
Ядро
Кэш L1
Кэш L2
Размер минимальной структуры
Тактовая

частота шины
Тактовая частота процессора
Потребляемая мощность
Интерфейс
Набор команд

МП

Арбитраж

Сопроцессор

Состояние

Прочие

Адрес

Данные

Управление

Прерывания

Питание 5 - 3.3 в
и синхронизация

Слайд 4

Структура контроллера ATMEL

Слайд 5

Расположение и назначение выводов корпуса

Слайд 6

Распределение памяти
Гарвардская архитектура
Линейно организована и имеет
два адресных пространства.
Линейно организована и имеет
одно

адресное пространство.

Слайд 7

Подключение внешнего ОЗУ
1564ИР22
Обращение к внешнему ОЗУ увеличивает время выполнения команды
на

1 или 2 такта

Слайд 8

Временная диаграмма обращения ОЗУ

Слайд 9

Интерфейсные схемы МПС
Интерфейс – совокупность аппаратных и программных средств, обеспечивающих функциональную,

электрическую и конструктивную совместимость устройств.

Шинные формирователи

Буферные регистры

Параллельные порты ввода - вывода

Последовательные порты ввода - вывода

Слайд 10

Шинные формирователи
Transmit
направление
разрешение
Разная нагрузочная способность входов-выходов
КР1533 – ТТЛШ
КР1554 - КМОП

Слайд 11

Буферные регистры
Временное хранение данных

Слайд 12

Структура порта ввода вывода
Индивидуальное управление каждым разрядом.
Дополнительные функции на разряды портов.

Слайд 13

Упрощенная схема программируемой линии порта ввода -вывода
Регистр данных
Регистр направления
Регистр состояния

Слайд 14

Структурная схема разряда порта AT90S4434
Обращение к портам производится через
регистры ввода вывода.

Для каждого порта
Существуют три регистра:
регистр порта данных PORTx;
регистр порта направления DDRx;
регистр выводов порта PINx.