Конспект лекций по БЦВУиМ

Микропроцессор

Датчики
информации

АЦП

Процессор

ЦАП

Исполняющие
устройства

БЦВУ

Содержание

5. Требования к повышенной надёжости

Содержание

Представление чисел в разных машинных кодах позволяет автоматически получать знак результата при сложении, для кодирования знака отводится один дополнительный разряд.

17: 10001

-: 110001

+: 010001

001110

101110

101110+1=101111

001111

Содержание

Комбинационными схемами называются схемы у которых выходные сигналы Y в дискретные моменты времени ti, однозначно определяются совокупностью входных сигналов х, поступающих в те же моменты времени, т.е. Y(t)=F(х(t))

Содержание

Схема «Исключающее ИЛИ»

Содержание

0=1, 1=0

0*0=0
1*0=0*1=0
1*1=0

1+1=1
0+1=1+0=1
0+0=0

В начало темы

4. Закон обращения
если х1=х2, то х1=х2

5. Закон двойной инверсии
х = х

6. Закон нулевого множества
х.0=0 х+0=х

7. Закон универсального множества
х.1=х х+1=1

8. Закон дополнительности
х.х=0 х+х=1

=

Далее

В начало темы

11. Закон склеивания
(х1+х2)(х1+х2)=х1 х1.х2+х1.х2=х1

12. Закон инверсии (закон Де Моргана)
х1.х2=х1+х2 х1+х2=х1.х2
х1.х2=х1+х2 х1+х2=х1.х2

В начало темы

В начало темы

ЭСЛ – Эмиттерно-Связанная Логика

МОП – Металл-Оксид-Полупроводник

В начало темы

.

.

В начало темы

В начало темы

JK-триггер

J

K

Цифровая логика

В начало темы

D-триггер

T

&

D

S Q
C
R

Цифровая логика

В начало темы

T

&

&

.

.

T

Q

Q

S Q
C
R

Цифровая логика

В начало темы

Регистры можно классифицировать:

С последовательным входом(выходом)
С параллельным входом(выходом)

По количеству разрядов

Сдвигаемый в одном направлении
Реверсивный
(Направление сдвига выбирается)

Универсальный

Цифровая логика

В начало темы

S Q
D
C
R

S Q
D
C
R

Q0

Q1

Q2

Q3

Установка в «0»

.

.

.

.

.

.

.

.

.

Последовательный
выход

Параллельный выход

T

T

T

T

Синхроимпульс

Цифровая логика

В начало темы

t

t

t

t

t

t

Q0(t)

Q1(t)

Q2(t)

Q3(t)

Синхроимпульс

Последовательный вход

Цифровая логика

В начало темы

T

J
R Q
C
S
K

T

J
R Q
C
S
K

T

1

&

&

&

&

Q0

Q1

Q2

Q3

Установка в «0»

Синхроимпульс

Запись

D0

D1

D2

D3

.

.

.

.

.

.

.

.

.

.

.

.

.

Цифровая логика

В начало темы

C1
C2 1
V1
V2 2
D1
D2 4
D4
D8 8

Микросхема ИР1

RC

Микросхема ИР1 применяется в качестве :

Цифровая логика

В начало темы

Цифровая логика

В начало темы

ТТЛ схемы со свободным (открытым) коллектором обычно работают с согласующим резистором 1-2 кОм.

.

.

.

Цифровая логика

В начало темы

Цифровая логика

В начало темы

Способ записи
информации в счётчик

Способ организации
сигналов переноса

Направление
счёта

Модуль
счёта

Синхронные – подсчёт импульсов осуществляется только при наличии сигналов синхронизации

Асинхронные – не зависят от синхроимпульса

С последовательным переносом

С параллельным (ускоренным) переносом

Суммирующее

Вычитающее

Реверсивное

2

не 2

Цифровая логика

В начало темы

T

R
C Q
&
S
R0
R9

T

.

C2

.

.

.

.

.

.

.

C1

Q1
Q2
Q3

Q4

&

&

.

R0 (1)
R0 (2)

R9 (1)
R9 (2)

A

B

C

D

Цифровая логика

В начало темы

Деление выходного импульса на 10 со скважностью 2. Выход Q4 внешне соединен со входом С1, входные счетные импульсы подаются на С2. Требуемый сигнал снимается с выхода Q1.

Деление на 2 и 5. Внешних соединений не требуется. Триггер А используется как двоичный элемент для деления на 2, вход С2 — для деления на 5. Оба счетчика работают независимо.

Цифровая логика

В начало темы

Сумматоры по модулю 2 (исключающее ИЛИ)

Полусумматоры (2 одноразрядных двоичных числа)

Полный сумматор (устройство, суммирующее 2 N-разрядных двоичных числа)

Микросхемы:

ИМ1: полный 1-разрядный сумматор комбинационного типа. Реализует функцию суммирования 3-х входных переменных.

ИМ3: полный 4-разрядный сумматор с последовательным переносом.

Цифровая логика

В начало темы

1
2
4
E

0
1
2
3
4
5
6
7

a1
a2
a3

enable

Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7

a1
a2
a3
a4

enable

Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
Y9

1
2
4
8
E

0
1
2
3
4
5
6
7
8
9

Полный дешифратор

Неполный шифратор

DC

DC

Цифровая логика

В начало темы

К564ИД5 – специальный дешифратор для подключения ЖК 7-сегментного индикатора.

К561ИД1 – универсальный дешифратор, применяется для преобразования входного четырехразрядного двоично-десятичного кода в десятичный или четырехразрядного в октальный.

Цифровая логика

В начало темы

1
2
4

0
1
2
3
4
5
6
7

A1
A2
A3

X0
X1
X2
X3
X4
X5
X6
X7

CD

К155ИВ1 – 8-входовый приоритетный шифратор.

EO
GS
A0
A1
A2

PRCD

a0
a1
a2
a3
a4
a5
a6
a7
EI

Цифровая логика

В начало темы

A1
A2
D0
D1
D2
D3
E

MS

Y

Адрес
Данные
Разрешение

Мультиплексоры 4—1, 8—1, 16—1 выпускаются в составе многих серий и имеют буквенный код КП.

Цифровая логика

В начало темы

ОЗУ

ПЗУ

Полупроводниковые ПЗУ

Блок-схема ПЗУ

Статическое ОЗУ

Динамическое ОЗУ

Динамическая ячейка памяти

Содержание

Программируемые пользователем перед эксплуатацией (ППЗУ)

Программируемые пользователем во время эксплуатации

Напряжением

Ультрафиолетом

Прожигаемые

Статические. 1 триггер хранит 1 бит, выгодны для малых объёмов памяти

Динамические. Используется меньше элементов, потребляется меньше энергии, но необходимо постоянное обновление

В начало темы

В начало темы

Биполярные

МОП

Высокое быстродействие, нагрузочная способность

Низкое потребление, компактность

p-МОП

n-МОП

К-МОП

Экономичнее

Быстродействие, близкое к биполярным

Быстродействие, низкое потребление, но высокая стоимость

В начало темы

A0 A1 A2 A3 A4

Программируемая
матрица
32x8 бит

Выходные буферы

B0 B7

CS

(Выбор кристалла)

Блок схема ПЗУ типа 7488 TTL емкостью 256 бит

CS=1
Третье состояние

В начало темы

Отдельная матрица X-Y для ПЗУ с адресацией по принципу совпадения токов.

В начало темы

В статических ОЗУ для хранения 1 бит информации используется отдельный триггер, и эта информация сохраняется пока есть питание.
Выгодно для малых объёмов памяти

В динамических ОЗУ информация хранится в виде электрических зарядов емкости затвор-подложка МОП – транзистора. Информация хранится несколько миллисекунд, периодическая подзарядка ёмкости (регенерация).
Меньшее количество элементов на бит запоминаемой информации
Более высокое быстродействие
Меньшее потребление

В начало темы

.
.
.
.
.
Линия вывода
Линия ввода

Технологии производства полупроводниковых ОЗУ:
ТТЛ
ЭСЛ
МОП

Адресация по принципу:
Линейной выборки
Совпадения токов

В начало темы

M – длина слова

В начало темы

АЦП

Теорема Котельникова

ЦАП

Содержание

Микросхемы АЦП

К1107ПВ
К572ПВ
К1113ПВ

Цифровая форма передачи сигнала может обеспечивать:
Более высокую помехоустойчивость при передаче сигнала
Независимость от времени и влияния изменений в окружающей среде (t0, влажность, p)
Возможность построения аппаратуры с использованием последних достижений техники, обеспечивающих компактность, экономичность и гибкость работы аппаратуры.

Микросхемы ЦАП

К594ПА1
К1108ПА
К1118ПА
К572ПА

В начало темы

Классификация АЦП

Последовательные АЦП со ступенчатым пилообразным напряжением
АЦП последовательных приближений
Интегрирующие АЦП
Параллельные АЦП
Последовательно–параллельные АЦП

В начало темы

Дискретизация по времени

Квантование по уровню

Кодирование

В начало темы

2.Fmax

1

В начало темы

Классификация ЦАП

По принципу действия или способу формирования выходного сигнала

По роду выходного сигнала

По полярности выходного сигнала

По характеру опорного сигнала

С суммированием напряжений
С делением напряжения
С суммированием токов

С токовым выходом
С потенциальным выходом
С резистивным выходом

Униполярные
Биполярные

С постоянным опорным сигналом
С изменяющимся опорным сигналом

В начало темы

Резистор III разряда

.

.

.

.

.

.

В начало темы

Работа программы с ОЗУ

Типичная схема процессора

Свойства БЦВУ

Классификация основных МП средств

Содержание: МП – Архитектура и Интерфейс

Структурная организация БЦВУ

Продолжение:

Датчики
информации

АЦП

Процессор

ЦАП

Исполняющие
устройства

БЦВУ

В начало темы

Для синхронизации работы с памятью используются 2 подхода:
Выделяются участки программ, в которых задача не может быть прервана
Блокировка (перед получением доступа к данным, программа запрашивает на это право у Операционной системы)

В начало темы

Преобразователь «Напряжение-Код»

Преобразователь
«Код-Напряжение»

В начало темы

Устройство
управления и
синхронизации

+1

Начальный адрес

Адрес следующей
команды

Код операции

Пуск

Адрес команды

Адрес операнда

ЗУ

Адрес

Чтение операнд

Запись операнд

В начало темы

2) Магистральность – способ обмена информацией внутри и между модулей с помощью упорядоченных связей, объединяющих входные и выходные линии отдельных элементов.

3) Микропрограммируемость – способ организации управления для возможности переориентации системы за счёт возможной смены микропрограммы.

В начало темы

Микро контроллер – устройство, выполняющее функции логического анализа и управления (необходим винчестеру, дисководу, принтеру).

Микропроцессорный комплект интегральных схем – совокупность микропроцессорных БИС и других ИС.

В начало темы

Команды

Интерфейс

Порты

Обмен информацией между МП и внешней средой

Микропроцессорные комплекты (МПК)

16-разрядный МП

Выводы МП

Содержание

Микропроцессор КР580ВМ80А

КР580ВМ80А

Структурная схема далее

В начало темы

В начало темы

В начало темы

В начало темы

В начало темы

111 A

F

СК

A

F

PSW

РД

РУ

Внутренние Регистры

Внешние Регистры

Память

Устройства I/O

0000
0001
0002
*
*
*
*
*
*
FFFD
FFFE
FFFF

00
*
*
*
FF

00
*
*
*
FF

Вывод

Ввод

216=65536(-1)

В начало темы

Адрес

Программа – последовательность команд, поочерёдно выполняющихся микропроцессором.

Команда – инструкция, под воздействием которой выполняется какая-либо машинная операция.

Также команды делятся на 6 групп:
Пересылка Обращение подпрограммы
Обработка данных Ввод/Вывод
Передача управления Специальные

В начало темы

Также команды делятся на 6 групп:
Пересылка Обращение подпрограммы
Обработка данных Ввод/Вывод
Передача управления Специальные

В начало темы

В начало темы

Интерфейс

Внутри МП

Внутренний

Внешний

Организует сопряжение МПС с внешними устройствами:
Дешифрация адресов устройств
Дешифрация кода команд
Синхронизация обмена информацией
Согласование формата слов
Электрическое согласование сигналов

Физический

Совокупность шин и электрических схем, либо БИС с программно-управляемой функцией

ИФ микропроцессора
ИФ памяти
ИФ ввода/вывода
ИФ связи с объектом управления

В начало темы

В начало темы

.

.

.

.

Ввод

Вывод

Выбор порта

к ВУ

от ВУ

у2

Управляющий сигнал

В начало темы

3. Прямой доступ к памяти

1. Программно управляемая передача данных – это обмен данных между МП и ВУ, когда используется специальная команда. По этой команде ВУ подсоединяется к адресной шине через интерфейсные блоки. МП адресуется к ВУ как к обычным ячейкам памяти либо как к специальным портам ввода вывода. Этот способ является простым и быстродействующим, так как не учитывается готовность ВУ.
Недостаток – МП в таком режиме при операции ввода/вывода ничего не делает.

1. Программно управляемая передача данных

2. Передача данных с прерыванием программы

В начало темы

Далее

В начало темы

1. Прерывание с программным опросом, т.е. когда основная программа обработки прерывания опрашивает состояние нескольких ВУ и находит то, которое требует обслуживание. Этот способ отличается простотой и минимальным количеством сигналов.

2. Аппаратное прерывание. Этот способ характеризуется тем, что по приходу запроса на прерывание однозначно указывается адрес внешнего устройства, который его прислал.

В начало темы

В начало темы

ВВ-51
ВВ-55
ВИ-53
ВТ-57
КГ-75
ВВ-79
ВК-91
ВГ-92
ВА-93
ВТ-42
ВР-43

– УСАПП (Универсальный Синхронно-Асинхронный Приёмопередатчик для последовательных устройств ввода-вывода)
– Последовательно-параллельный интерфейс
– Программируемый таймер
– Контроллер ПДП (Прямого Доступа к Памяти)
– Контроллер ЭЛТ (Электронно-Лучевой Трубки)
– КИК (Контроллер Индикации и Клавиатуры)
– КОП (Канал Общего Пользования)
– Контроллер канала общего пользования
– Приёмопередатчик
– КД ОЗУ (Контроллер Доступа ОЗУ)
– Расширение ввода/вывода

В начало темы

– аналог Intel I8080
– аналог Intel I8086

ГФ-84
ВН-59
ВТ-88
ВМ-87

В начало темы

В начало темы

В начало темы

ШД мультиплексирована
с 16 младшими разрядами ША

В первом такте МП выдаёт 16 разрядный адрес
Во втором передаёт или принимает данные
Следовательно, для фиксации адреса на весь цикл необходим регистр-защёлка

В начало темы

MM/MX (Minimum/Maximum)

Режим Minimum: МП сам вырабатывает сигнал управления для системы. [Для построения небольших устройств, не требующих сопроцессора или больших БИС]

Режим Maximum: Сигнал управления системной шиной вырабатывается контроллером шины
(int 8288 или К1810ВГМ8)

В начало темы