Статические и динамические характеристики цифровых КМДП-схем

Сентябрь 2, 2022

Главная
Алгебра
Статические и динамические характеристики цифровых КМДП-схем

Содержание

2. Цели и задачи Изучение функционирования цифровых КМДП-схем на примере КМДП-инвертора. Изучение статических и динамических характеристик. Передаточная
3. МДП-транзистор и его ВАХ – Коэффициент усиления
4. Статические параметры цифровых схем Напряжение питания: Vdd, В Уровень логических «0» и «1»: V1 и V0,
5. Динамические параметры цифровых схем Тактовая частота: f, Гц Время задержки переключения из «0» в «1»: tзд01
6. Ток стока для p-транзистора в инверторе
7. Ток стока для n-транзистора в инверторе
8. ВАХ инвертора
9. Передаточная характеристика инвертора
10. Передаточная характеристика инвертора
11. Передаточная характеристика инвертора
12. Помехоустойчивость VПТ – пороговая точка ЗП – запас помехоустойчивости П – помехозащищенность ПУ – помехоустойчивость,
13. Динамические характеристики
14. Динамические характеристики
15. Эффект тиристорной защелки
16. Эффект тиристорной защелки Условия возникновения (необходимое): VSS – Vout > Vpn Vout – VDD > Vpn
17. Защита от эффекта тиристорной защелки Принципы защиты от ЭТЗ – нарушение необходимых и достаточных условий: Уменьшение
18. Защита от эффекта тиристорной защелки (шунтирующий слой)
19. Защита от эффекта тиристорной защелки (охранные кольца)
20. Логика на проходных транзисторах F = P1(V1)+ P2(V2)+… Pi(Vi) Когда управляющий вход равен «1», то F
21. Логика на проходных транзисторах
23. Скачать презентацию

Слайд 2

Цели и задачи
Изучение функционирования цифровых КМДП-схем на примере КМДП-инвертора.
Изучение статических и

динамических характеристик. Передаточная характеристика КМДП-инвертора.
Паразитный эффект тиристорной защелки в КМДП-структурах.
Логика на проходных транзисторах.

Слайд 3

МДП-транзистор и его ВАХ
– Коэффициент усиления

Слайд 4

Статические параметры цифровых схем
Напряжение питания: Vdd, В
Уровень логических «0» и «1»:

V1 и V0, В
Логический размах сигнала: ΔVЛ = V1 – V0, В
Статическая потребляемая мощность,
Pстат = Vdd2/R, Вт
Коэффициент разветвления по выходу: Fo
Коэффициент объединения по входу: Fi
Величины входных и выходных токов:
Iвх и Iвых, А
Температурный диапазон: T, oC

Слайд 5

Динамические параметры цифровых схем
Тактовая частота: f, Гц
Время задержки переключения из «0»

в «1»: tзд01 , с
Время задержки переключения из «1» в «0»: tзд10 , с
Среднее время задержки переключения:
tзд.ср = (tзд01 + tзд10)/2, с
Динамическая потребляемая мощность:
Pдин = Сн (ΔVЛ ) 2 f, Вт

Слайд 6

Ток стока для p-транзистора в инверторе

Слайд 7

Ток стока для n-транзистора в инверторе

Слайд 8

ВАХ инвертора

Слайд 9

Передаточная характеристика инвертора

Слайд 10

Передаточная характеристика инвертора

Слайд 11

Передаточная характеристика инвертора

Слайд 12

Помехоустойчивость
VПТ – пороговая точка
ЗП – запас помехоустойчивости
П – помехозащищенность
ПУ – помехоустойчивость,

Слайд 13

Динамические характеристики

Слайд 14

Динамические характеристики

Слайд 15

Эффект тиристорной защелки

Слайд 16

Эффект тиристорной защелки
Условия возникновения (необходимое):
VSS – Vout > Vpn
Vout –

VDD > Vpn
Паразитные токи через подложку или карман
Условие поддержания (достаточное):
βp βn>1

Слайд 17

Защита от эффекта тиристорной защелки
Принципы защиты от ЭТЗ – нарушение необходимых

и достаточных условий:
Уменьшение Rкармана и Rподложки
Охранные кольца с контактами к Vss и Vdd по периметру КМДП структур.
Шунтирование внутренним высоколегированным слоем с малым сопротивлением.
Уменьшение коэффициентов усиления паразитных транзисторов, чтобы βpβn<1
Увеличение размеров баз транзисторов

Слайд 18

Защита от эффекта тиристорной защелки (шунтирующий слой)

Слайд 19

Защита от эффекта тиристорной защелки (охранные кольца)

Слайд 20

Логика на проходных транзисторах
F = P1(V1)+ P2(V2)+… Pi(Vi)
Когда управляющий вход равен

«1», то F равен соответствующему информационному сигналу
Только один (или ни одного) управляющий сигнал может быть равным «1»

Слайд 21

Статические и динамические характеристики цифровых КМДП-схем

Содержание

Цели и задачиИзучение функционирования цифровых КМДП-схем на примере КМДП-инвертора.Изучение статических и

МДП-транзистор и его ВАХ– Коэффициент усиления

Статические параметры цифровых схемНапряжение питания: Vdd, ВУровень логических «0» и «1»:

Динамические параметры цифровых схемТактовая частота: f, ГцВремя задержки переключения из «0»

Ток стока для p-транзистора в инверторе

Ток стока для n-транзистора в инверторе

ВАХ инвертора

Передаточная характеристика инвертора

Передаточная характеристика инвертора

Передаточная характеристика инвертора

ПомехоустойчивостьVПТ – пороговая точкаЗП – запас помехоустойчивостиП – помехозащищенностьПУ – помехоустойчивость,

Динамические характеристики

Динамические характеристики

Эффект тиристорной защелки

Эффект тиристорной защелкиУсловия возникновения (необходимое):VSS – Vout > Vpn Vout –

Защита от эффекта тиристорной защелкиПринципы защиты от ЭТЗ – нарушение необходимых

Защита от эффекта тиристорной защелки (шунтирующий слой)

Защита от эффекта тиристорной защелки (охранные кольца)

Логика на проходных транзисторахF = P1(V1)+ P2(V2)+… Pi(Vi)Когда управляющий вход равен

Логика на проходных транзисторах

Похожие презентации

Цели и задачи
Изучение функционирования цифровых КМДП-схем на примере КМДП-инвертора.
Изучение статических и

МДП-транзистор и его ВАХ
– Коэффициент усиления

Статические параметры цифровых схем
Напряжение питания: Vdd, В
Уровень логических «0» и «1»:

Динамические параметры цифровых схем
Тактовая частота: f, Гц
Время задержки переключения из «0»

Помехоустойчивость
VПТ – пороговая точка
ЗП – запас помехоустойчивости
П – помехозащищенность
ПУ – помехоустойчивость,

Эффект тиристорной защелки
Условия возникновения (необходимое):
VSS – Vout > Vpn
Vout –

Защита от эффекта тиристорной защелки
Принципы защиты от ЭТЗ – нарушение необходимых

Логика на проходных транзисторах
F = P1(V1)+ P2(V2)+… Pi(Vi)
Когда управляющий вход равен