Инициализация ПЭВМ на базе микропроцессоров IA-32. (Лекция 2)

Сентябрь 15, 2022

Главная
Алгебра
Инициализация ПЭВМ на базе микропроцессоров IA-32. (Лекция 2)

Содержание

2. Инициализация ПЭВМ Аппаратная часть: Системное ядро ПК включает: ЦП; 2 – 3х-канальных таймера; 2 контроллера прерываний
3. Инициализация ПЭВМ 2. Модули расширения: Контроллеры накопителей. Накопители. Видеоадаптеры. Сетевые карты. Программная часть: BIOS. POST. BIOS
4. Алгоритм пробуждения (инициализация) ПК Включение питания. Самодиагностика, идентификация, проверка процессора и сопроцессора. Проверка и инициализация системного
5. Алгоритм пробуждения (инициализация) ПК Проверка клавиатуры и инициализация портов (LPT, COM). Инициализация дисковых накопителей. Проверка модулей
6. Анализ развития ЦП ф.Intel семейства IA-32
7. ЦП 8086 Регистры данных Регистры сегментов Регистры указатели АН AL 15 8 7 0 AX BX
8. ЦП 80286 Программная модель: 14 регистров ЦП 8086 + 5 новых: GDTR – 40-разрядный (определяет размер
9. ЦП 80286 (режимы работы) Это был первый представитель семейства 86-х процессоров, в котором реализованы много-задачность и
10. Формирование линейного адреса без участия селекторов Способ формирования физического адреса зависит от режима работы процессора. В
11. Формирование линейного адреса в защищенном режиме ИНДЕКС 0 1 2 15 RPL TI 0 - GDT
12. Формирование линейного адреса в защищенном режиме По указанному в селекторе номеру записи в соответствующей (бит TI
13. Формирование линейного адреса в защищенном режиме Существуют две обязательных дескрипторных таблицы - глобальная (GDT) и дескрипторная
14. Формирование линейного адреса в защищенном режиме Расположение дескрипторных таблиц определяется регистрами процессора GDTR, IDTR, LDTR. Регистры
15. Шинная архитектура ЦП 80286 Синхро- генератор 82284 ЦП 80286 CLK RESET READK Шинный контроллер 82288 S0
16. Конвейеризация шины ЦП 80286 В процессоре 80286 для повышения производительности при медленной памяти применяется интересный способ,
17. Конвейеризация шины ЦП 80286 Цикл шины 1 Цикл шины 2 Цикл шины 3 Линия сост. цикла
18. Вопросы для самоконтроля Какие устройства составляют системное ядро ПК? При инициализации ПК информация о проверке каких
20. Скачать презентацию

Слайд 2

Инициализация ПЭВМ
Аппаратная часть:
Системное ядро ПК включает:
ЦП;
2 – 3х-канальных таймера;
2 контроллера

прерываний с 8-ю уровнями каждый;
2 – 4х-канальных контроллера ПДП;
Порты ввода/вывода;
CMOS память;
часы реального времени;
контроллер клавиатуры;
минимум - 64 Кб нижней памяти.

Слайд 3

Инициализация ПЭВМ
2. Модули расширения:
Контроллеры накопителей.
Накопители.
Видеоадаптеры.
Сетевые карты.
Программная часть:
BIOS.
POST.
BIOS SETUP.

Слайд 4

Алгоритм пробуждения (инициализация) ПК
Включение питания.
Самодиагностика, идентификация, проверка процессора и сопроцессора.
Проверка и

инициализация системного ядра.
Включение механизма Plug and Play.
Проверка и инициализация видеоадаптера.
Проверка CMOS памяти и часов реального времени.
Определение объема и проверка оперативной памяти.

Слайд 5

Алгоритм пробуждения (инициализация) ПК
Проверка клавиатуры и инициализация портов (LPT, COM).
Инициализация дисковых

накопителей.
Проверка модулей расширения BIOS.
Включение механизма APR.
Вызов системного загрузчика.
Загрузка ОС.

Слайд 6

Анализ развития ЦП ф.Intel семейства IA-32

Слайд 7

ЦП 8086
Регистры данных Регистры сегментов
Регистры указатели
АН
AL
15
8
7
0
AX
BX
DX
CX
Базовый адрес сегмента кода
Базовый

адрес сегмента данных

Базовый адрес сегмента данных

Базовый адрес сегмента стека

Регистр указатель стека

Регистр указатель базы

Индексный регистр (источник)

Индексный источник (приемник)

Адресное пространство

Слайд 8

ЦП 80286
Программная модель:
14 регистров ЦП 8086 + 5 новых:
GDTR

– 40-разрядный (определяет размер и положение глобальной дескрипторной таблицы).
LDTR – 16-разрядный (определяет базовый адрес локальной дескрипторной таблицы).
IDTR – 40-разрядный (определяет начало и размер таблицы векторов прерываний).
MSW – слово состояния (если флаг PE=1, то процессор переключается в защищенный режим).
TR – 16-разрядный (содержит селектор сегмента состояния задачи, используется для многозадачности).
+ 6 невидимых регистров (они связаны с CS, DS, ES, SS, GDTR, IDTR).

Слайд 9

ЦП 80286 (режимы работы)
Это был первый представитель семейства 86-х процессоров, в

котором реализованы много-задачность и защищенная архитектура. Чтобы обеспечить совместимость с предыдущими представителями этого семейства (8086/88, 80186/188) в процессоре 80286 было реализовано два режима функционирования:
режим эмуляции 8086 (режим реального адреса).
защищенный режим, в котором используются все возможности процессора.

Слайд 10

Формирование линейного адреса без участия селекторов
Способ формирования физического адреса зависит

от режима работы процессора.
В режиме реального адреса, когда 80286 представляет из себя фактически высокоскоростной процессор 8086 с слегка расширенной системой команд, метод генерации физического адреса прост. Содержимое сегментного адреса сдвигается влево на 4 бита и складывается со смещением, в результате чего получается двадцатичетырехразрядный физический адрес.

Слайд 11

Формирование линейного адреса в защищенном режиме
ИНДЕКС
0
1
2
15
RPL
TI
0 - GDT
1- LDT
Указывает на

номер
записи в дескрипторной
таблице

Значения, помещаемые в сегментные регистры, называются селекторами. Селектор содержит индекс дескриптора в дескрипторной таблице, бит определяющий, к какой дескрипторной таблице производится обращение (LDT или GDT), а также запрашиваемые права доступа к сегменту.

Слайд 12

Формирование линейного адреса в защищенном режиме
По указанному в селекторе

номеру записи в соответствующей (бит TI селектора) дескрипторной таблице определяется дескриптор сегмента.
Дескриптор - это 8-байтная единица описательной информации, распознаваемая устройством управления памятью в защищенном режиме, хранящаяся в дескрипторной таблице.
Дескриптор сегмента содержит базовый адрес описываемого сегмента, предел (размер) сегмента и права доступа к сегменту.
В защищенном режиме процессор считывает значение двадцатичетырехразрядного базового адреса сегмента, добавляет адрес-смещение, и полученный результат используется как искомый физический адрес байта или слова в оперативной памяти.

Слайд 13

Формирование линейного адреса в защищенном режиме
Существуют две обязательных дескрипторных таблицы

- глобальная (GDT) и дескрипторная таблица прерывания (IDT),- а также множество локальных дескрипторных таблиц (LDT), из которых в один момент времени процессору доступна только одна.

Селектор

Смещение

Дескриптор

Логический адрес

Дескрипторная таблица (0 – GDT, 1 – LDT)

Физический адрес

15 0

Слайд 14

Формирование линейного адреса в защищенном режиме
Расположение дескрипторных таблиц определяется регистрами

процессора GDTR, IDTR, LDTR. Регистры GDTR и IDTR - содержат базовый адрес и предел дескрипторной таблицы.
Программно доступная часть регистра LDTR - 16 бит, которые являются селектором LDT. Дескрипторы LDT находятся в GDT. Однако чтобы не обращаться каждый раз к GDT в процессоре имеется теневая (программно недоступная) часть регистра LDTR, в которую процессор помещает дескриптор LDT при каждой перегрузке селектора в регистре LDTR.

Слайд 15

Шинная архитектура ЦП 80286
Синхро-
генератор
82284
ЦП
80286
CLK
RESET
READK
Шинный
контроллер
82288
S0
S1
L-шина (локальная)
адрес
данные
Буфер
S-шина (системная)
Буфер
Буфер
М-шина (памяти)
ОП
Х-шина (переферий-
Ного устройства)
ПУ на

материнской плате

Слайд 16

Конвейеризация шины ЦП 80286
В процессоре 80286 для повышения производительности при

медленной памяти применяется интересный способ, называемый конвейеризацией шины.
Суть этого способа состоит в том, что адрес выдается на ША немного раньше цикла шины и сохраняется защелкой устройства до тех пор, пока устройство не заканчивает операцию с данными, а данные «залезают» в следующий цикл шины.
Выигрыш наблюдается, если обращения к одному и тому же устройству ввода/вывода не слишком близки друг к другу.

Слайд 17

Конвейеризация шины ЦП 80286
Цикл шины 1 Цикл шины 2 Цикл

шины 3
Линия
сост.
цикла шины
ША
ШД
Устрой-
ство.А
Устройство
В
ША с
защелкой

Сост.1 Ком. 1 Сост. 2 Ком. 2 Сост. 3 Ком.3

Адрес 1 Адрес 2 Адрес 3

Данные1 Данные2 Данные3

Зафикс. адрес 1 Зафикс. адрес 2 Зафикс. адрес 3

Зафиксированный адр.1

Зафиксированный адр.2

Зафиксированный адр.3

Слайд 18

Вопросы для самоконтроля
Какие устройства составляют системное ядро ПК?
При инициализации ПК информация

о проверке каких устройств выводится на экран дисплея?
С какого процессора семейства IA32 количественные изменения в архитектуре кристалла перешли в качественные?
Какими регистрами дополнилась программная модель ЦП 80286?
Что такое селектор? С чем связано его появление? Структура селектора.
Как формируется линейный адрес в режиме реальных адресов и в режиме системного управления?

Инициализация ПЭВМ на базе микропроцессоров IA-32. (Лекция 2)

Содержание

Инициализация ПЭВМ Аппаратная часть:Системное ядро ПК включает:ЦП;2 – 3х-канальных таймера;2 контроллера

Инициализация ПЭВМ2. Модули расширения:Контроллеры накопителей.Накопители.Видеоадаптеры.Сетевые карты. Программная часть:BIOS.POST.BIOS SETUP.

Алгоритм пробуждения (инициализация) ПКВключение питания.Самодиагностика, идентификация, проверка процессора и сопроцессора.Проверка и

Алгоритм пробуждения (инициализация) ПКПроверка клавиатуры и инициализация портов (LPT, COM).Инициализация дисковых

Анализ развития ЦП ф.Intel семейства IA-32

ЦП 8086 Регистры данных Регистры сегментовРегистры указатели АНAL15870AXBXDXCXБазовый адрес сегмента кодаБазовый

ЦП 80286 Программная модель: 14 регистров ЦП 8086 + 5 новых:GDTR

ЦП 80286 (режимы работы) Это был первый представитель семейства 86-х процессоров, в

Формирование линейного адреса без участия селекторов Способ формирования физического адреса зависит

Формирование линейного адреса в защищенном режимеИНДЕКС 01215RPLTI0 - GDT1- LDTУказывает на

Формирование линейного адреса в защищенном режиме По указанному в селекторе

Формирование линейного адреса в защищенном режиме Существуют две обязательных дескрипторных таблицы

Формирование линейного адреса в защищенном режиме Расположение дескрипторных таблиц определяется регистрами

Конвейеризация шины ЦП 80286 В процессоре 80286 для повышения производительности при

Конвейеризация шины ЦП 80286 Цикл шины 1 Цикл шины 2 Цикл

Вопросы для самоконтроляКакие устройства составляют системное ядро ПК?При инициализации ПК информация

Похожие презентации